Steglös fördröjning av signal

[Oskar]

Brottas med följande problematik:
Stigande flanken på en TTL signal med frekvens 100kHz behöver fördröjas
Fördröjningen skall vara steglös mellan "så kort som möjligt", gärna ensiffrigt antal ns, till som mest omkring 30ns.
Jitter, d.v.s tidsmässiga inkonsekvenser är kritiskt.
Så enkelt som möjligt, bör få plats på ett litet "patchkort" som kan monteras på ett större kort som en fix.

Det här är vad jag kommit fram till just nu:

delay_1.png

IC1 används egentligen bara till att snygga till och definiera nivårna på insignalen, då den kan variera i amplitud.

Ni förstår min tanke, att IC2 har sin referens flyttbar på positiva ingången och på andra ingången signalen som skall fördröjas, och där flankerna fåtts att luta genom RC nätet på utgången av IC1.
Idealt skulle jag vilja att flankerna ut från IC1 vore linjära ramper. Kanske jag helt enkelt skulle använda en vanlig OP i stället för komparatorn LT1016 på IC, samt att välja en med "lämpligt dålig" slew rate? Samtidigt vill jag att minsta fördröjningen skall vara så liten som möjligt, så IC1 får inte introducera allt för stor initial fördröjning.
Man skulle kunna integrera insignalen och ordna reset av integratorn på motsatt flank, men det känns krångligt. Har någon andra ideer?

Har simulerat mitt koncept som det ser ut i nuläget och visst verkar det fungera, men är rädd att det inte kommer prestera tillräckligt bra.

tx_delay_8.png

tx_delay_7.png

[guckrum]

Om det är enbart logiksignaler vill du kanske använda en 74xx14 Schmitt-trigger istället för OP?

[Oskar]

Du tänkte för IC1? Jo, det skulle nog gå. RC nätet är kanske onödigt för de förhållandevis små fördröjningarna jag är ute efter. Det kan räcka bara med den lutning som blir pga slew rate hos LT1016 eller vad jag nu använder för IC1.

[xxargs]

ditt problem är att din triggpunkt när beslutet för omslag är benägen att vara påverkad av störningar och brus på matningsspänningen och ger ännu mer extra gitter om man dessutom går över till TTL/CMOS-logik, samma med din referensspänning som du ställer in triggpunkten med - att ha switcad regulator i dessa sammanhang är heller ingen hit och detta drar förmodligen så lite ström att en 3-benig linjär och mer brusfri regulator borde duga

OP-ampar ger en viss undertryck av störning och brus på matningssidan men den är inte oändlig och speciellt inte för frekvenser utanför dess frekvensområde.

sådant här är skitsvårt att simulera i simulator då få tänker på att implementera brus-källa även på matningsspänningen och dessutom den karaktären som kan bli med den regulator man använder och slutligen att man kanske måste köra tiotusentals perioder med tillräckligt fin upplösning för att statistiskt kunna göra sig en bild av hur mycket gitter det är med 50 Hz övertoner och allt ;*) ...

[Oskar]

xxargs:
Yes, helt klart är detta störningskänsligt. Matningsspänning måste vara extremt ren. Just ADP7118 som jag ritat in på schemat har jag bra erfarenhet av, mycket lågt Internet brus. En 7805:a går fetbort.
Höll för ett tag sedan på med en mycket intressant felsökning och den bottnade i att de linjära regulatorerna som matade ett gäng OP förstärkare brusade för mycket. Det rörde sig om 78/79 seriens regulatorer och jag kunde mäta upp bruset ut från dem med spektrumanalysator. Just 79 regulatorn var klart sämre såg jag på mina mätningar, vilket även avspeglas i databladet. Problemet avhjälptes genom att löda bort 78/79 regulatorerna och ersätta dem med ADP7118 och ADP7182. På de riktigt låga nivåerna hjälper det inte hur många och stora avkopplingskondingar man provar haka dit, den lågimpediva utgången på regulatorn jobbar hårt för att trycka ut det brus den genererar internt.
En riktigt fin regulator med låg intern brusnivå och dessutom ett LC filter på utgången, då kan det bli bra.
Att beställa ett bart mönsterkort kostar inte så mycket, det lutar åt att jag prövar detta och ser vad som händer.

[hcb]

Eftersom jitter är kritiskt kanske någon form av Constant Fraction Discriminator kan vara lämplig? Jag är osäker på hur du i så fall skall göra fördröjningen, men kanske ett pulsfomande nät på ingångssidan och variabel förstärkning i ena grenen av diskriminatorn? Fast jag är kanske helt ute i busken.

[xxargs]

är pulståget konstant i frekvens eller varierar stort över frekvens - är det DC-inblandat (dvs ingen pulståg alls) eller kan allt gå AC-kopplat?

[Oskar]

Jag blev tvungen att läsa på lite och nu förstår jag (nästan) CFDn. Däremot, jag har lite svårt att greppa hur jag skulle nyttja den. Så vitt jag begriper är vitsen med kopplingen att man minskar/avslägsnar amplitudvariationers betydelse, något man främst har nytta av inom optiken, exempelvis att man triggar en krets på ljus från en sensor.
Alltid roligt att få bolla idéer och jag är inte främmande för helt nya spår ute i buskarna

[Oskar]

Frekvensen är konstant, så väl som en kristalloscillator av generell typ klarar att göra den.
Signalen skall tas emot via en koaxkabel och den drivs av en TTL utgång i andra änden, men är AC kopplad ut.

[gkar]

Kan denna var till hjälp?
Det finns andra varianter också.
https://datasheets.maximintegrated.com/en/ds/DS1023.pdf

[Oskar]

gkar:
Tack, bra tips! Får fundera på om det kan vara nåt.
Finns framförallt en sak jag inte gillar med Maxim kretsen och liknande: inställningen kräver en del digital kontroll-logik, eller en mikrokontroller för att vara praktisk.

[ToPNoTCH]

Kolla sida 14 i DENNA

En 555'a dyker upp i mitt huvud, men den kanske inte hinner med.

[Oskar]

Eller kanske helt enkelt så här:

sch_draft.png

[ToPNoTCH]

Heh...Ja det funkar det med...

Att jag flinar lite är att jag själv använt något liknande och fick tipset här på forumet.

Där var målet att generera en reset puls (för att väcka en MCU) från en magnetbrytare.
Där satte jag kondingen i serie och motståndet till jord i och för sig.

[Oskar]

Har fortsatt fundera på det här av och till. Har haft en konstantströmkälla - för att skapa en linjär och kort ramp - i tankarna tidigare, men inte trott att det går att få tillräckligt snabbt.
Sedan hittade jag AN72 från Linear Technology:
https://www.analog.com/media/en/technic ... /an72f.pdf

an72-delay.png

Har till att börja med simulerat det och resultatet imponerade. Fick en minsta fördröjning på 8ns och längsta fördröjning går enkelt att styra. Nyckeln i det hela är att välja snabba switchtransistorer för Q3 och Q4, annars startar inte rampen nog snabbt efter trigsignalen.

Det här skall provas och om det fungerar kan jag tänka mig flera användningsområden, det kan bli ett mångsidigt byggblock! 2N2369 finns i varianter i SOT23 eller SC-70, så det går att bygga kompakt på ett litet patchkort för att prova konceptet.