transistorer och förlusteffekter med olika frekvenser

[WhiteWolf]

Tänkte se här om det är någon som har erfarenhet av att beräkna förlusteffekter hos transistorer som får en PWM signal in i basen.

Jag vet att förlusteffekterna är mycket mindre med en PWM styrning än med sinus eller så.

Det jag försöker beräkna är hur PWM frekvensen påverkar förlusteffekten i transistorn om det finns en väldigt liten last på utgången av transistorn, eller det går också med en MOSFET. Lasten kan vara så enkelt som en resistor.

Tanken är att allt är i princip idealt, som t.ex. att transistorn är extremt snabb, när transistorn är helt öppen så släpper den på in spänningen rakt ut i utgången och när den är strypt så är det 0V i utgången. Däremot så är inte PWM signalen ideal, den har en vis stigtid.

Tackvare att det finns stigtid så hamnar transistorn i ett öppet och strypt läge, det är här förlusteffekten skapas med andra ord.

Jag har för mig att det finns en formel för att beräkna förlusteffekten men jag finner den inte :/ Alltså en formel med frekvens och in/ut-spänning samt last.

[hcb]

Om transistorn är oändligt snabb är de enda förlusterna UI-förluster när transistorn leder. I praktiken uppstår de stora förlusterna under omslagen när transistorn varken är helt öppen eller helt stängd.

[WhiteWolf]

hcb: exakt det är förlusterna vid omslagen som jag är ute efter att beräkna.

[4kTRB]

Du är väl intresserad av max förlusteffekt i aktuell applikation?
Så du kan dimensionera kylning på rätt sätt.
Det antar jag kommer bero på hur du modulerar transistorn
och hur du styr ut den. Du får beräkna när värsting-fallet inträffar.

[Icecap]

Själva omslagsförlusten beror ju på hur fort man kan växla transistorn mellan fullt ledande och icke-ledande tillstånd.

Är det en MOSFET beror det ju mycket på hur fort man kan ladda upp och av GATE'en samt såklart transistorns responstid så det kräver en ganska noga beskrivning av drivsystemet innan man kan beräkna detta.

Men när man väl vet omslagstiden behöver man "bara" PWM-frekvensen, då ska resten vara ganska lätt.

[hcb]

>>Däremot så är inte PWM signalen ideal, den har en vis stigtid.

Jag läste inte tillräckligt noggrant ... sorry

Jag skulle tro att du i så fall får titta på transistorns kurvor och integrera över en modulationscykel för att få förlusterna under denna. Det finns säkerligen tumregler för sådant, men inget som jag kan tyvärr.

[WhiteWolf]

Det jag är intresserad av är en väldigt förenklad modell av en transistor som har en resistor på mellan kollektorn och emittern.

Det behöver inte vara en exakt beräkning på en verklig transistor. Bara få fram ett enkelt förhållande mellan frekvens på en fyrkantsvåg som går in i basen och styr transistorn och dess förlusteffekt.


Men om jag förstår det rätt så kan man enkelt säga att om det är en matnings spänning till transistorn och resistorn på +5V och resistorn är på 2 ohm. Då när man skickar in en fyrkantsvåg eller PWM på basen. Säg att frekvensen hamnar så att hälften av matningsspänningen går igenom kollektorn och emittern på transistorn och hälften över resistorn. Så kommer förlusteffekten i transistorn att vara 2,5V^2/2R=ca3W?
Men hur får man förhållandet till frekvensen för frekvensen kan man ju alltid ändra på?

[4kTRB]

Om du använder MOSFET så ökar Rds med ökad temp och sånt
kan leda till katastrof. Undra om man verkligen kan fixa en enkel modell?

[cyr]

Just switchförlusterna är väl proportionerliga mot frekvensen, du kommer att "elda upp" en viss mängd energi vid varje till och frånslag (beroende på omslagstiden, strömmen och spänningen).

[WhiteWolf]

Så med andra ord förlusteffekt = matningsspänning * strömmen genom lasten * frekvensen

[hcb]

>Säg att frekvensen hamnar så att hälften av matningsspänningen går igenom kollektorn och emittern på transistorn och hälften över resistorn.

Det där hängde jag inte alls med på. Kan du rita upp hur du har tänkt?

>Så med andra ord förlusteffekt = matningsspänning * strömmen genom lasten * frekvensen
Nja, snarare
förlusteffekt = matningsspänning * strömmen genom lasten * frekvensen x konstant
där konstanten är beroende på transistorns och drivstegets egenskaper.

[Icecap]

Och i detta ska det räknas in PWM duty-cycle också...

[4kTRB]

AN-873 från Motorola behandlar dv/dt-problemet.
http://www.datasheetarchive.com/

[WhiteWolf]

hcb: okej, då var man rätt ute från början i alla fall. Så med andra ord kan man nästan säga att det är ett "linjärt" förhållande.



Så ser det ut. Sedan behöver det inte appliceras på en riktig transistor eller så, utan det är bara grundläggande teorin jag var ute efter. För det var ett tag sen sist jag arbetade med transistorer.
Sedan vet jag att om man ska börja räkna på en riktig transistor så blir det lite annat man måste ta hänsyn till. Jag ville bara få en uppfräschning av minnet igen.

[blueint]

För en MOSFET torde förlusteffekten vara för en gissad linjär till- och frånslag:

Förlusteffekt = Spänning * Ström * Omslagstid / 2 * Antal omslag per sekund
(spänning över halvledarens drain-source och ström genom dito)

Antal omslag per sekund = Switchfrekvens * 2
(två omslag per cykel)

Omslagstid = (Kapacitans * Spänning) / Ström
(dvs tiden det tar att ladda en kapacitans till en viss spänning med en specifik ström. Gatekapacitans, spänning som behövs för att leda, ström som drivern t.ex en MCU kan ge)

Detta borde ge insikt i hur du kan beräkna förlusteffekten.

Någon annan får gärna fylla i för NPN/PNP