Hej jag har gjort detta:
Och nu vill jag veta pin-layouten för DDR socketen som denna bild visar:
Jag vet vad pin-numrena står för men jag vet inte vilken ordning dem sitter,
enligt databladet verkar det som man kan antingen sick-sacka sig fram
eller horisontellt för att få fram pin-numret, min fråga är alltså vilken metod ska man använda?
Pin-layout för DDR socket
Pin-layout för DDR socket
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Senast redigerad av blueint 25 juni 2013, 22:20:35, redigerad totalt 1 gång.
Anledning: Korrigerade BBcode
Anledning: Korrigerade BBcode
Re: Pin-layout för DDR socket
ena sidan av modulen
93--95--97....
--94--96--....
1---3---5-...
--2---4---6....
andra sidan av modulen
93--95--97....
--94--96--....
1---3---5-...
--2---4---6....
andra sidan av modulen
-
victor_passe
- Inlägg: 2436
- Blev medlem: 28 januari 2007, 18:45:40
- Ort: Kungsbacka
Re: Pin-layout för DDR socket
HEHE, jag är långt ifrån att bygga nåt, jag försöker bara förstå hur Pentium 4,chipset och andra komplexa kretsar pratar med varandra på signal nivå.
Re: Pin-layout för DDR socket
Har routat lite nu, tänkte bara fråga innan jag fortsätter, är detta bra routing? jag menar jag vill helst inte göra om allt i onödan om det visar sig
att jag routat helt fel...:$ för övrigt har jag bara använt 3 lager än så länge.
[attachment=0]pentiumrouting.png[/attachment]
att jag routat helt fel...:$ för övrigt har jag bara använt 3 lager än så länge.
[attachment=0]pentiumrouting.png[/attachment]
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Re: Pin-layout för DDR socket
Kul projekt,
Nu vet jag ju inte vilka signaler det är Du har routat i din bild men generellt sätt så måste man längdmatcha signalgrupper. Detta för att löptiden hos olika signaler inte skall avvika från varandra för mycket. Många PCB mjukvaror har den möjligheten inbyggd. Jag ser inga avkopplingskondingar heller, men dom kanske inte syns. Se till att placera ut dem optimalt innan Du börjar routa.
Sen är det nog ganska vettigt att snappa upp någon bra bok om PCB design om Du ska ge dig på att cadda kort med komponenter som dessa, för det inte helt trivialt.
/Pontus
Nu vet jag ju inte vilka signaler det är Du har routat i din bild men generellt sätt så måste man längdmatcha signalgrupper. Detta för att löptiden hos olika signaler inte skall avvika från varandra för mycket. Många PCB mjukvaror har den möjligheten inbyggd. Jag ser inga avkopplingskondingar heller, men dom kanske inte syns. Se till att placera ut dem optimalt innan Du börjar routa.
Sen är det nog ganska vettigt att snappa upp någon bra bok om PCB design om Du ska ge dig på att cadda kort med komponenter som dessa, för det inte helt trivialt.
/Pontus
Re: Pin-layout för DDR socket
Det första du måste göra är att ansluta jord och matningsspänning till egna spänningsplan med helst ett viahål bredvid varje pinne på kretsarna. Sen kan du börja dra ut ledare för signaler rakt ut från kretsarna. Du har ju blockerat alla möjligheter att sätta viahål och ansluta pinnarna på nedre kretsens högersida genom att dra dom blå ledarna under.
Det finns rekommenderade mönster för att komma ut från FPGA-kretsar på Xilinx hemsida som kan ge en hint om hur man ska lägga viahål och dra ledare för att över huvud taget ska kunna ansluta alla pinnar/bollar. Man måste jobba strukturerat när det är så många anslutningar i en kompakt matris. Jag skulle tippa på att det behövs 4 eller 6 signallager och 2 eller 4 spännings/jord-plan. Alltså 8 eller 10 lager i ett mönsterkort. Ska man ha DDR-minnen så ska ju ledarna vara impedansmatchade också så det krävs nog minst 4 heltäckande jord/spännings-plan.
Det finns rekommenderade mönster för att komma ut från FPGA-kretsar på Xilinx hemsida som kan ge en hint om hur man ska lägga viahål och dra ledare för att över huvud taget ska kunna ansluta alla pinnar/bollar. Man måste jobba strukturerat när det är så många anslutningar i en kompakt matris. Jag skulle tippa på att det behövs 4 eller 6 signallager och 2 eller 4 spännings/jord-plan. Alltså 8 eller 10 lager i ett mönsterkort. Ska man ha DDR-minnen så ska ju ledarna vara impedansmatchade också så det krävs nog minst 4 heltäckande jord/spännings-plan.
Re: Pin-layout för DDR socket
Blev intresserad av detta igen och typ ett halvår har gått :O
och man kanske har fått lite mer kött på benen :$
Men iaf, appropå FSB mellan nordbryggan och processorn,
den består ju av flera olika signal grupper med olika krav och topologier
så jag vill börja med att routa processorns 64-bits databuss till nordbryggan.
Eftersom databussen finns i topologi 1 och är endel av AGTL+ dvs, specifikt sätt i 4x gruppen
så har dessa signaler inbyggd ODT - on-die termination, dvs man slipper koppla in resistor imellan
och kan "direkt-koppla", men hursomhelst kraven för kopparledningarna är att avstånden mellan dem, dvs gapet
är 3 ggr så stor som själva bredden på ledningen och sen bör impedansen matcha 60 ohm +/-15%.
Men detta verkar ju vara specifikt för deras design och jag tror eftersom deras stack-up är olik min så får jag nog andra impedans värden och spacing?
och ur signal-integritets synpunkt så påverkas impendansen inte enbart av routingen utan ochså av själva komponenterna.
så för att undvika reflektioner, dvs att destination inte absorberar all energi utan reflekterar tillbaka, så bör man ta med båda dessa variabler.
sen på tal om längd matchning - jag kom på att mitt design program har ett utmärkt intuitivt verktyg för att slingra kopparbanorna
men än så länge är detta inte så svårt, det som jag har problem med är att
jag har automatiskt fanout mönster för breakout för BGA chipsets och då hamnar databussen på olika lager
och eftersom manualen säger att just denna signalgrupp måste ligga på samma lager, hur ska det gå till? det är ju omöjligt?
men det är inte det första som är omöjligt deras manual säger ju ochså att 4 lager PCB är normalt för denna sorts krets :O
För att förtydliga, nordbryggan verkar kräva 8-10 lager och vid dess perimeter så hamnar ledningar från olika lager på varandra
så det är svårt att urskilja vad som är vad i sån här kompakt yta, så om jag börjar routa igen så måste jag lägga till en massa via's
igen för att göra signalerna överhuvudtaget kompatibla med varandra.
och man kanske har fått lite mer kött på benen :$
Men iaf, appropå FSB mellan nordbryggan och processorn,
den består ju av flera olika signal grupper med olika krav och topologier
så jag vill börja med att routa processorns 64-bits databuss till nordbryggan.
Eftersom databussen finns i topologi 1 och är endel av AGTL+ dvs, specifikt sätt i 4x gruppen
så har dessa signaler inbyggd ODT - on-die termination, dvs man slipper koppla in resistor imellan
och kan "direkt-koppla", men hursomhelst kraven för kopparledningarna är att avstånden mellan dem, dvs gapet
är 3 ggr så stor som själva bredden på ledningen och sen bör impedansen matcha 60 ohm +/-15%.
Men detta verkar ju vara specifikt för deras design och jag tror eftersom deras stack-up är olik min så får jag nog andra impedans värden och spacing?
och ur signal-integritets synpunkt så påverkas impendansen inte enbart av routingen utan ochså av själva komponenterna.
så för att undvika reflektioner, dvs att destination inte absorberar all energi utan reflekterar tillbaka, så bör man ta med båda dessa variabler.
sen på tal om längd matchning - jag kom på att mitt design program har ett utmärkt intuitivt verktyg för att slingra kopparbanorna
men än så länge är detta inte så svårt, det som jag har problem med är att
jag har automatiskt fanout mönster för breakout för BGA chipsets och då hamnar databussen på olika lager
och eftersom manualen säger att just denna signalgrupp måste ligga på samma lager, hur ska det gå till? det är ju omöjligt?
men det är inte det första som är omöjligt deras manual säger ju ochså att 4 lager PCB är normalt för denna sorts krets :O
För att förtydliga, nordbryggan verkar kräva 8-10 lager och vid dess perimeter så hamnar ledningar från olika lager på varandra
så det är svårt att urskilja vad som är vad i sån här kompakt yta, så om jag börjar routa igen så måste jag lägga till en massa via's
igen för att göra signalerna överhuvudtaget kompatibla med varandra.
Re: Pin-layout för DDR socket
Vilka program använder du och har det möjlighet till längdmatchning?
Vad ska det bli? Pentium1 dator med DDR minne?
Vad ska det bli? Pentium1 dator med DDR minne?
Re: Pin-layout för DDR socket
Hej, jag använder mig av Altium designer och ja man kan tuna trace-längder på ett väldigt bekvämt sätt 
Annars så tror jag det här aldrig kommer bli ett färdigt mönsterkort, men målet var ju att förstå hur ett moderkorts olika komponenter interfacar med varandra.
Annars så tror jag det här aldrig kommer bli ett färdigt mönsterkort, men målet var ju att förstå hur ett moderkorts olika komponenter interfacar med varandra.
Re: Pin-layout för DDR socket
Ett projekt som skulle vara intressant annars är någon billig x86 konstruktion som man kan bygga x86 netbooks med, typ eee pc liknande. Då kan man också välja grafikchip med tillgängliga specifikationer.
Re: Pin-layout för DDR socket
Här är huvudsakliga komponenter/kontakter som behövs:
*intel pentium 4 processor som ska sitta i en mPGA socket med 478 pinhål - yt monterad socket.
*intel 82865G GMCH som agerar nordbrygga, som är BGA typ
*intel 82801 ICH5 som agerar sydbrygga, ochså BGA typ
*ck409 som är en klock generator som förser nästan alla huvudsakliga kretsar med olika klockfrekvenser
*LPC47M182 - SIO, dvs super input/output som bl.a har interface till fläkt tachometers och mus/keyboard enheter.
*184-pin DDR DIMM kontakt
*IDE kontakt - PATA(40 pins)
*VGA kontakt, för analog display
*Intel 82802AB/82802AC Firmware Hub (PLCC), 32 pin, som innehåller BIOS..
*mus/keyboard kontakter
Men jag antar att många av dem är svåra att hitta.
*intel pentium 4 processor som ska sitta i en mPGA socket med 478 pinhål - yt monterad socket.
*intel 82865G GMCH som agerar nordbrygga, som är BGA typ
*intel 82801 ICH5 som agerar sydbrygga, ochså BGA typ
*ck409 som är en klock generator som förser nästan alla huvudsakliga kretsar med olika klockfrekvenser
*LPC47M182 - SIO, dvs super input/output som bl.a har interface till fläkt tachometers och mus/keyboard enheter.
*184-pin DDR DIMM kontakt
*IDE kontakt - PATA(40 pins)
*VGA kontakt, för analog display
*Intel 82802AB/82802AC Firmware Hub (PLCC), 32 pin, som innehåller BIOS..
*mus/keyboard kontakter
Men jag antar att många av dem är svåra att hitta.
Re: Pin-layout för DDR socket
Skulle ändra till:
* CPU: Intel Atom (eller motsvarighet hos AMD), P4 bränner tokmycket effekt.
* Sydbrygga som har nödvändlig I/O direkt på chip (sparar in SIO-chip)
* Flashdisk via PCI-e istället för P-ATA. Eller kanske t.om USB HDD.
* LVDS grafik direkt, ev med DVI så sparar man in D/A
* CPU: Intel Atom (eller motsvarighet hos AMD), P4 bränner tokmycket effekt.
* Sydbrygga som har nödvändlig I/O direkt på chip (sparar in SIO-chip)
* Flashdisk via PCI-e istället för P-ATA. Eller kanske t.om USB HDD.
* LVDS grafik direkt, ev med DVI så sparar man in D/A
Re: Pin-layout för DDR socket
Hmm, jag vet inte, men eftersom coreboot stödjer 75 % av mina utvalda komponenter så känns det endå som dem verkar vara ett bra alternativ.
