CML Drivern på denna ger enligt databladet:
" he outputs of the CML driver are current
outputs and drives PECL levels when terminated into a 100 Ω
load. The base output current of the driver is programmed by
attaching a resistor from the DRV_RSET pin to ground (nomi-
nally 4.02 kΩ for a continuous current of 7.2 mA). An optional
on-chip current programming resistor is enabled by setting a bit
in the control register. The rising edge and falling edge slew
rates are independently programmable to help control over-
shoot and ringing through the application of surge current
during rising edge transitions and falling edge transitions (see
Figure 27). There is a default surge current of 7.6 mA on the
rising edge and 4.05 mA on the falling edge
"
Varför i hela fridens namn gör man så? det GÅR öka falling edge surge strömmen, men inte till mer än rising edge surge. Så syftet är att kunna få samma stigtid och falltid, och även snabbare stigtid, men om jag vill ha snabbare fall gentemot stigtid måste jag hitta ett annat chip ? Problemet är att jag vill hålla signalen så ren som möjligt från DDS-en för att slippa knöliga filter då Det stökar till det när den skall svepa så stort område (går inte filtera bort övertoner med passiva filter och det går för snabbt för någon bra lösning med filterswitchning).
Någon som jobbat med denna aktivt och har någon idé
AD9956
Antagligen för att den skall kopplas till just CML-logik och dessa har olika strömbehov beroende på nedåtgående eller uppåtgående flank.
Det stod att det var avsedd för ringning och överslängskontroll - vilket tyder på att den typen av logik har olika impedans beroende på spänningsnivå och efter en bit transmissionslinje så kanske man måste ha den här typen av kompensering...
- en gissning -
Det stod att det var avsedd för ringning och överslängskontroll - vilket tyder på att den typen av logik har olika impedans beroende på spänningsnivå och efter en bit transmissionslinje så kanske man måste ha den här typen av kompensering...
- en gissning -
