Jag kommer att ha flera såna här frågor, så vi tar allt i denna tråden...

Högre spänning är ingen fara att gå upp i. Däremot måste man hålla koll på att parametern hFE är samma som den föreslagna vilken oftast sjunker med högre effekt. Och inte bara det tryckta värdet utan även kurvan hFE vs. Ic som skall vara så linjär som möjligt. Detta är viktigt i utgångssteget. I ingångssteg är det inte lika kritiskt..Är det nån skillnad på om jag byter mig upp i en och samma transistorserie till trissor med högre spännings och effektrating?
Okej, säg att jag slänger på 10V på gaten i detta fall. Säg att vi matar med 7V på 1Ω last då..Som ett praktiskt exempel, ta IRF540. I databladet finns en kurva som visar att Vgs = 4.5V ger Ids = 7A. Anta att du driver en last som du vet aldrig kommer att dra mer än 7A, då vet du att Vgs aldrig kommer att överstiga 4.5V .
Ja.Du vet även att tröskelspänningen är mellan 2V och 4V, låt oss säga 3V för enkelhets skull.
Detta säger dig att Vgs kommer att ligga mellan 3 och 4.5V i samtliga fall då du driver din last. Maximala diffen mellan fullt på och fullt av är bara 1.5V.
Juste, insåg det nu. Men varför har man då zenerdioder mellan gate och source? Vad kan orsaka att den blir större än 10-15V?Varför skulle man inte kunna driva gaten mer än till 10V?.
Det där hängde jag inte med på...Slutsatsen blir att sourcen kommer att följa gaten sånär som på en offset på 3.75V och mellan maxlast och olast fås en diff på +-0.75V.