Simulering, signalintegritet: Databladet saknar parametrarna

[extradrajven]

Jag routar ett kretskort och för att få en känsla för signalintegriteten så simulerar jag transmissionsledningar, som representerar signalledningarna på kretskortet, med hjälp av NI Multisim.

Problemet är att jag har svårt att utläsa vilka parametrar som är aktuella för de kretsarna som jag använder. När jag läser databladen för en kristalloscillator så lyckas jag inte avkoda utgångsimpedansen och kortaste stigtiden.

Kristalloscillator "Taitien OVETGLJANF-25.00MHz"
Det är en 25MHz-oscillator som matas med 3.3V.
Den jag kan utläsa är att den är anpassad för kapacitiv last om 15pF och att max-stigtiden är 5 ns. Men jag vill ju veta kortaste stigtiden under någon känd omständighet så att jag kan designa efter det. Jag vill också veta vad utgångsimpedansen är så att jag kan matcha med lämplig signalledning.
Model number guide
Datasheet

Är det av någon särskild anledning som utgångsimpedans och stigtid, under någon given omständighet, inte nämns i databladet?

[xxargs]

Har du en spicemodell på kretsen - kika inne i denna så kan det ge lite hintar och även vad olika kapslingstyper kan lägga till i extra kapacitans och extra delay (induktans) mm. (då dessa definitivt påverkar reflexer som går mellan kretsarna)

Modeller är aldrig kompletta och man kan få ta och mäta upp detta själv för att fylla i, vilket ställer en del krav på mätteknikern som utför detta - man får kort sagt vara uppfinningsrik när det gäller tillverkar jiggar och fundera ut metoder hur man skall mäta den specifika delen man är ute efter tex. att man driver/lastar portarna med olika impedanser och av resultaten lista ut 'att det borde vara'.

det är också en orsak till varför man inte bara kan köra på simulering utan att man kör samplet och simuleringen parallellt och den vägen rättar upp modellen i simulatorn så att den stämmer bättre med det man mäter upp.


CMOS-driverns utimpedans kan du förmodligen estimera fram grovt med att lasta utgången med olika motståndsvärden precis intill utgången tills du tex. når halva nivån när lastmotståndet är kopplad mot jord resp mot VCC (det kan vara olika impedans när det drivs högt resp lågt) och när man finner halva nivån på svinget så är impedansen på använda motstånd samma som driverns utimpedans.

Sedan finns det kapacitiva och induktiva laster mm och dessa är bökiga att mäta ut och beror på vilken kapseltyp och hur benet är utformat och böjt, bondtråden in till chipet etc. och komponentillverkare som har denna ambition bruka i regel ha 3D-EM simulerat dessa (eller köpt in modellen för kapseln) eller kört med RF-nätverkanalysator och byggt en modell av det och i modellen senare kan läsas som 2 pF kanske i serie med någon induktans av väldigt litet värde i spicemodellen.

Ett problem till är att medans du går från hög till låg och tvärt om så har man ett moment då båda CMOS-trissorna leder halvdåligt och därmed visar en annan impedans just i denna övergångsfas etc.

---

Kort sagt att bygga spice-modeller är något som många kiselföretag inte har kunskapen att göra utan om man gör något alls så tar in externa företag för detta och kvaliten på modellen blir olika beroende på ambitionen och prislappen man är villig att betala från beställarsidan. Det här är dyrt och spicemodel kan kosta hundratusentals kronor att få fram, och det som inte tillverkaren är villig att ge ut i information - är något man istället får betala med egen tid.

Håller man på med RF-trissor mm. så hamnar man alltid i läget att man själv måste karaktärisera sina trissor med hårt arbete då informationen som kommer från komponenttillverkarna i bästa fall kan ses som en hint.

[blueint]

Varför får man bara en hint?

[extradrajven]

Tack för svaret.

Jag har inte någon spicemodell, jag bygger en själv. Ska försöka förtydliga vad jag vill göra.

Syftet är att få en uppfattning om hur och om jag ska terminera signalledningarna på kretskortet jag jobbar med samt hur jag ska utforma dem. Det jag vill undersöka nu är hur en förgrening av klocksignalen (källan är kretsen som nämns i första inlägget) uppför sig. Jag vill mata in samma klocka till både en FPGA-krets och en Ethernet-PHY.

Klocksignalen har jag helt enkelt modellerat som en puls-spänning med seriemotstånd på utgången. Signalledningarna modellerar jag som transmissionsledningar. Karaktäristiska impedansen och tidsfördröjningen kommer från kretskortstillverkarens specifikation samt ledarnas dimensioner på kretskortet jag CADar.

Här finns en trevlig microstrip-räknare:
http://wcalc.sourceforge.net/cgi-bin/microstrip.cgi

Jag läste också att utgångsimpedansen för ett CMOS-steg kan approximeras enligt
\($R_{OH}=\frac{V_{OH(noload)}-V_{OH}min}{I_{OH}}$\)
samt
\($R_{OL}=\frac{V_{OL(noload)}-V_{OL}max}{I_{OL}}$\)

Jag är helt ny på signalintegritet och tar gärna emot andra förslag på detta samt om man kan räkna med någon absolut kortaste stigtid. Av mina simuleringar hittils så skulle det avgöra ifall serieterminering behövs eller ej.

EDIT:
Här är den enkla modellen jag testar med. Det är alltså första gången jag över huvud taget simulerar en krets så jag håller på att lära mig verktygen. Det som skiljer de båda transient-figurerna åt är att stigtiden för pulsen är 0.2 ns i den ena och 3 ns i den andra. Karaktäristiska impedansen har jag beräknat efter 0.4 mm bred microstrip på processen som OSH Park använder.

[gkar]

Det kanske är självklart redan, men tänk inte på en digital klocka som en frekvens, utan som ett fourierspectra från grundfrekvens och uppåt.

Ett praktiskt tips, och inte ett teoretiskt som du frågar efter är att du sätter 68 ohm (ca 22-100 ohm...) i serie med utgǻngen nära drivaren.
Detta är ett försök att få den komplexa impedansen i drivaren att bli dominerande resistiv. Drivare brukar ha ganska låg impedans. Ett serie R dämpar också eventuell reflektion som kommer tillbaka.

Försök sedan att cadda klocksignalen som en lång ledare som passerar alla kretsar med väldigt korta avstickare till varje krets. Sätt impedansen till 68 ohm eller så på ledaren.
I slutet på ledaren sätter du option, antingen för ett R, och eller R i serie med C som terminering. Dvs du kan ha en annan termineringsimpedans vid höga frekvenser än vid låga, om du vill.

Tex vill du inte terminera DC med samma impedans du driver med vid DC, då får du bara ut halva amplituden...
Det är heller inte intressant att terminera transmissionslinjen vid låga frekvenser då våglängden är lång i förhållande till transmissionslinjen och ingen transmissionseffekt uppstår.
En annan fördel fördel att sätta ett R i serie med drivsidan är att strökapacitanserna tillsammans med R ger ett RC filter som dämpar övertonerna.

Ur EMC/EMI synvinkel är det ofta övertonerna som strålar ut, inte grundfrekvensen. Detta då ledarenas längd ofta är kort i förhållande till grundtonen och ger dålig antenneffekt, medans övertonerna har kortare våglångd som stämmer bättra överens med typiska kretskortsledarlängder.

Lycka till med ditt Amigaprojekt!

[blueint]

Var står det att det är ett Amigaprojekt?

[xxargs]

värden i databladen är en start - men när man skall implementera så hamnar man syvende och sist att dels den egna miljön påverkar men också att exemplaren man får stämmer inte helt med databladen pga. batchvariationer eller att man använder trissan till saker som tillverkaren inte riktigt tänkt sig - tex. annan arbetspunkt för att får en predistorsion att fungera bättre etc.