7: +5V
9: I/O
8: GND
Han är mycket stolt över att ha löst olinjäriteten i aktuell apparat, och andra hejar på efter och vissa har byggt samma sak och är himla nöjda.
Inne i apparaten sitter original en kondensator på 2200pF mellan I/O och gnd.
Det är en FET på I/O-pinnen som drar den låg och laddar ögonblickligen ur kondensatorn. Sen mäts tiden tills den är uppladdad till vcc/2.
Genom att sätta en kondensator parallellt med den interna, alltså mellan pin 9 och pin 8, så kan man använda en mindre pot.
Nu sitter den inte parallellt, utan i serie med R1 som in sin tur är parallellt med båda vänstra halvorna av potentiometrarna.
Jag knåpade ihop ett schema över allt inkl den interna kondingen, och delade upp potentiometrarna i halvor för att visualisera bättre. Och så förenklade jag det lite. A är alltså R1 parallellt med båda vänstra pothalvorna, och B är båda högra pothalvorna.
Den interna kondingen laddas ur och laddas upp via B som den ska. Nästan.
Men C1 laddas ur via A, och laddas upp via A+B.
Dessutom hjälper ju C1 till att ladda upp den interna om den låga pulsen är så kort så C1 inte hinner laddas ur tillräckligt!
Undrar hur fasen spänningen ser ut på I/O-pinnen egentligen med det där...
Får nog göra nån simulering tror jag
[edit]
Mycket riktigt. Det blir ett knä på urladdningskurvan. Mer framträdande ju längre åt "höger" man vrider poten.
[edit]
Jag blir inte klok på det här. Jag måste nog helt enkelt bygga ihop den själv, skriva ett program som visar potentiometern grafiskt efter avläst värde och se om det blir någon skillnad mot hur jag tycker det borde vara.
