VHDL-sampler!

[brevbärar-orre]

Tja, ja och några grabbar håller på att programmera en sampler i vhdl, vilket visar sig vara skitsvårt, men skam den som ger sig:)
Hur som helst, vi försöker göra en bypass via adc till dac men det bli fruktansvärt distat och vi har suttit och försökt ändra samplingrate, samplingfrekvens, boost och dylikt.. Några ideer eller någon som gjort liknande grejer? Vi använder altera de1 och quartus II.
Tack på förhand

[psynoise]

Hej.

Nu är jag långt ifrån någon expert inom VHDL. Men generellt kan det vara svårt att hålla reda på fördröjningar i en FPGA. En CPLD har betydligt fastare fördröjningar oavsett koppling.

Ytterliggare borde både ADC:n och DAC:n använda samma klocka. Alla fördröjningar får sedan synkroniseras till samplingsfrekvensen.

Ett tips kan vara att kontrollera hur signalerna ser ut vid ADC:n och DAC:n med en logikanalysator. Även de analoga signalerna kan vara värt att titta på med oscilloskop.

[brevbärar-orre]

Ah har dac och adc på samma klocka,och nu verkar det funka:)
Dock så kommer vi nog ha fler frågor haha, det känns som ett ganska stort projekt, jag kommer uppdatera lite om hur det går, tack för snabbt svar btw:)

[psynoise]

Kanon.

Skriv gärna lite mer om era idéer om du har lust för jag är intresserad.

Jag har själv kvar två klassiska samplers i studion. En Akia S6000 samt en EMU E5000 Ultra. EMU:n låter varmare, kanske pågrund något högre förstärkning för låga frekvenser, men Akia:n är ju porrig med sin fjärrkontroll.

[brevbärar-orre]

Ah jag har en akai s1000 och mpc 500, de e nice:)
Men vi ska programmera imorrn, så då lär det komma upp frågor haha:)

[brevbärar-orre]

Hej igen! Vi vill synka klockan i ad-da:n med så att vi får samma klocka till sramen, men eftersom att våran ad-da använder intern klocka för att styra samplingsfrekvensen. Vi behöver alltså ett sätt att synka samplingfsfrekvens ut från audiocodecen, några ideer eller tips på hur vi synkar olika komponenter i de1:an?

[psynoise]

I²S som är standard från ADC:s har med en bitklocka bland sina tre ledningar.

http://en.wikipedia.org/wiki/I%C2%B2S

Själva ADC:n brukar vilja ha en masterklocka som ligger mycket högre i frekvens. Denna klocka är kanske lämplig att använda i eran konstruktion. Ett exempel på hur man kan koppla en ADC finns i projekttråden A/D-omvandlare för musikstudion

http://elektronikforumet.com/forum/view ... =3&t=50100

[brevbärar-orre]

Tja, som väntat lider vid av timingproblem, ett stort problem är hur vid får den seriella signalen från ad till parallell signal så vid kan skriva in det in minnet.. Sen måste vid få den tillbaka till serie då vid ska spela upp denna signal. Idéer?

[psynoise]

PÅ RTL-nivå sköts seriell till parallell omvandling klassisk av ett skiftregister.

http://en.wikipedia.org/wiki/Shift_register

Dock borde det finnas flera kodexempel på hur man kan lösa detta i VHDL. Vad för litteratur använder ni er av?

[brevbärar-orre]

Ah vid använder skiftregister, då är det ett överjäkligt timingproblem.. Vi använder oss av digitala kretsar av lars-hugo hemert, men mest varan lärare.. Ja går elektronikdesign på Liu. Men koden för skiftregistret har vi, vid ska kika på hur bra den är egentligen haha:) tack:)

[brevbärar-orre]

Nu har vi äntligen lyckats synka skiftregistret, så nu gör vi om den seriella signales från adc till parallell så vi kan skriva in i minnet, sedan har vi fått tillbaka den parallella signalen till serie. Litet steg men o vad många problem vi hade med synken:) men snart ska vi spara en sampling i minnet och försöka spela upp den

[brevbärar-orre]

Någon ide om hur man mixar ihop fler spår så man kan spela upp dessa samtidigt? Mux? Adderare? Signalen måste mixas digitalt, enligt hur chippet ser ut.

[Icecap]

Jag vet inte hur man ska göra men det sätt jag rent logisk ser är att varje signal ska delas med 2 och sedan ska de adderas. Delningen måste göras med bibehållen förtecken och är så enkel som att shifta alla bit ner ett steg.

[psynoise]

Precis som ett analogt mixerbord ska signalerna adderas ihop. För att slippa minska dynamiken gäller det att ha mycket headroom. T.ex kan vi tänka hos att källorna har 16 bitars djup. Summan bör sedan ha ett större utrymme, t.ex 24 eller 32 bitar för att slippa klippning.

Dock är det audiosignaler vi vill summera ihop. Dessa kan enklast modelleras med vitt brus. Effektvvärdet av summan blir något förenklat beloppet från en effektvärdesaddition eller vanligare RMS-addition. Från detta kan vi dra slutsatsen att läget är inte lika kritiskt som om vi hade adderat signaler med större korrelation (värsta fall, två toner med samma frekvens och fas). Ytterliggare skulle man kunna implementera mjukklippning för att få summatorn mer likt en analog lösning. Då blir headroom:et inte lika kristiskt då klippning inte är en katastrof. Sedan är det ju självklart upp till musikern att ställa in alla nivåer rätt.

[Hypermach]

Spännande projekt!
Helt rätt tänkt att parallellisera datat från AD:n. Tänk på att du även har LRCLK om det är stereo-AD.

Spana in http://dgn.teamovercrest.org/ så kommer allt att klarna tror jag.