Jag tänker bygga en enkel styrning till en unipolär stegmotor. En 555 ska generera pulser till 4 D-vippor, som är kopplade i en cirkel så att utgången på en vippa är kopplad till ingången på grannen. Tanken är att en av vipporna ska vara ett medan de andra är noll och att denna etta ska vandra ett steg varje klockpuls.
Vad jag undrar är vad vippornas utgångar har för värde när man slår på strömmen. Om man vet att alla utgångarna är noll kan man med en NOR och en OR få in en etta i en av vipporna vid första klockpulsen.
Om svaret på frågan är att de inte är anslutna, kan man då ansluta pull down-motstånd och på så sätt lägga en nolla på vippornas utgångar så att initieringen fungerar?
Starttillstånd hos logikkrets
-
MadModder
- Co Admin
- Inlägg: 31455
- Blev medlem: 6 september 2003, 13:32:07
- Ort: MadLand (Enköping)
- Kontakt:
I allmämhet blir ickeinverterade utgångar noll när man slår på strömmen. Men så fort man kopplar på nånting på utgångarna, exempelvis transistorer, så kan det bli precis vad som helst. Det är helt slumpartat. Alla byggen jag gjort som har transistorer på utgångar av logikkretsar har jag varit tvungen att bygga in en fördröjd reset i så det verkligen är noll på allt från början.
Tack för svaren!
Det finns en (aktiv låg) resetingång som fungerar oberoende av klockpulserna. Om man kunde låta denna vara jordad en stund när man slår på strömmen borde den andra logiken fungera antar jag? (De fyra utgångarna är kopplad till en NOR, den första dataingången är kopplad till en OR som i sin tur är kopplad till grannen samt NOR-grinden).
Om man kopplar ett motstånd mellan reset och +5V och en kondensator mellan reset och jord kan det kanske fungera? Innan kondensatorn laddat upp sig blir det ju en kortslutning till jord. Jag tolkar databladet som att kortslutningen måste vara minst 16ns. (master reset pulse width)
Jag fick fram en formel som ger R=10kOhm, C=64pF och 200ns innan spänningen över kondensatorn når 1,35V vilket verkar vara gränsen för en nolla. Kan det fungera i praktiken?
En annan fråga är om kondensatorn man brukar sätta mellan + och jord intill en IC-krets påverkar denna tid?
Det finns en (aktiv låg) resetingång som fungerar oberoende av klockpulserna. Om man kunde låta denna vara jordad en stund när man slår på strömmen borde den andra logiken fungera antar jag? (De fyra utgångarna är kopplad till en NOR, den första dataingången är kopplad till en OR som i sin tur är kopplad till grannen samt NOR-grinden).
Om man kopplar ett motstånd mellan reset och +5V och en kondensator mellan reset och jord kan det kanske fungera? Innan kondensatorn laddat upp sig blir det ju en kortslutning till jord. Jag tolkar databladet som att kortslutningen måste vara minst 16ns. (master reset pulse width)
Jag fick fram en formel som ger R=10kOhm, C=64pF och 200ns innan spänningen över kondensatorn når 1,35V vilket verkar vara gränsen för en nolla. Kan det fungera i praktiken?
En annan fråga är om kondensatorn man brukar sätta mellan + och jord intill en IC-krets påverkar denna tid?
Kolla bara så att inte "reset" måste ha en *flank* för att reagera. Men det kanske räcker med att hålla den låg från början.
> En annan fråga är om kondensatorn man brukar sätta mellan + och jord intill en IC-krets påverkar denna tid?
Nja, den borde ju laddas upp ganska snabbt.
Måste du ha så kort reset-tid som 200 ns ?
Varför inte 500 us (eller till och med 500 ms) ?
Då skulle spänningsmatningen ha större chans
att hinna bli helt stabil.
> En annan fråga är om kondensatorn man brukar sätta mellan + och jord intill en IC-krets påverkar denna tid?
Nja, den borde ju laddas upp ganska snabbt.
Måste du ha så kort reset-tid som 200 ns ?
Varför inte 500 us (eller till och med 500 ms) ?
Då skulle spänningsmatningen ha större chans
att hinna bli helt stabil.
