Programmeraren använde ju bit-bang via TX, RTS, DTR, men började fundera lite på hur jag skulle kunna skicka en snabbare signal via enbart TX, och få den parallell med standard cmos-logik.
Vet att det är 1000 ggr enklare med t.ex en pic som har inbyggd uart, men syftet är att experimentera och lära mig mer, inte vara effektiv.
Tänkte mig en funktion där TX som ju hålls hög när ingen data skickas, när startbit går ut triggar en flip-flop, som i sin tur via en and-gate låter klocksignalen från en frekvensgenerator gå ut.
frekvensen är 8 ggr rs232-baud rate, och klockar in varje bit 8 ggr i ett skiftregister. en decoder avgör beroende på hur många som är låga/höga om den mottagit en låg eller hög bit (i en perfekt sync borde alla bits vara lika, men försöker vara realistisk), en frekvensdelare klockar sedan in den bestämda biten i ett annat skiftregister. detta upprepas även för bit 3-9. en räknare efter frekvensdelaren nollställer flip flop när stoppbiten skickats.
med lite tur där borde kretsen vara nollställd, och datan ligga i parallell form på skiftregistret. för att slippa använda registerbuffers tänkte jag att flip flop även är kopplad till CTS och håller den låg medan data skickas.
Vill gärna ha synpunkter och feedback på konceptet.
