STM32 F4 serie, och jag som inte ens fått tag på F2 än

[Korken]

Underbart!

Säg till när du vill ha en check!

[jadler]

Det är ju absolut inga hemligheter så det är väl lika bra att andra kan titta och kanske komma med tips eller kompletteringar redan nu. Denna vecka är jag ensampappa med sjuårig son som är enda barnet, så det blir nog inte så värst mycket gjort här. Den som vill kan gärna fortsätta fylla på, grupparbete är inte fel. Bifogar filen nedan.

Jag har precis börjat lägga till IO-portarna, utan markerade specialpinnar än. Allt som inte kan fungera som GPIO skall vara inlagt. Den device som är mest komplett är 64-pinnars, mindre att koppla där.

Någon med vana vid BGA får gärna titta på den UFBGA-package jag skapade. Jag är ganska övertygad om att bollarna sitter på plats men jag är osäker på hur man gör med lödmask och annat.

stm32f4-r004.lbr.zip

[Korken]

Det ser bra ut!
jag är dock mer "fan" utav en enda står bit med alla pinna på, men det är olika för alla.

[jadler]

Jag har sett båda varianterna, och gäller det något mindre kretsar håller jag helt med om att en samlad monolitisk symbol är att föredra, men när man skall ta med varje liten boll på BGA-förpackningen (i själva verket 207 "pinnar" varav 52 för Vcc och jord) bedömde jag att det blir för stort. Risken är också att det blir för rörigt i schemat om allt skall kopplas till en jätterektangel i mitten. Har man möjlighet att lägga spänningsmatning vid PSU och de olika portarna nära sina respektive stödkretsar kan det kanske bli mer överskådligt.

Minsta varianten på 64 pinnar, kanske även 100-pinnars, kunde samlas ihop, men eftersom jag tänkte mig ett samlat bibliotek för hela serien känns det inte heller riktigt optimalt. Det handlar inte om att vara bekväm eller lat, det är inte mycket extrajobb och jag vill hellre att det ser bra ut, men skall man blanda olika upplägg för olika storlekar av kretsar i samma serie?

Jag säger inte att jag har rätt, jag vill gärna diskutera (och stör det tråden kan vi ju skapa en ny om det behövs.)

[Korken]

Jag tror på din design om man vill ha det enhetligt, helt klart.
Kör på det här spåret tycker jag. Vill man ha mer så är det bara att man lägger till det senare.

En sak som jag tycker du ska lägga till är så för varje Pin så finns dess "alternative function" med. Kanske inte alla, men de viktigaste.
Detta är väldigt bekvämt så man inte behöver kolla allt flera gånger med databladet för att se att man har kopplat till.
Tex PA1 har USART2_RTS/USART4_RX/ETH_RMII_REF_CLK/ETH_MII_RX_CLK/TIM5_CH2/TIMM2_CH2/ADC123_IN1 så kan man ha:
PA1/USART2_RTS/USART4_RX/TIM5_CH2/TIMM2_CH2 kanske. Lite svårt att välja vad som ska med, men det brukar fixa sig.

Samt jag tycker att du ska ha ett JTAG block. Det är väldigt händigt.

Vad tycker du?

Edit: Ändra Add Level till Must och Prefix till IC.

[ST MCU]

Hejsan,

Det finns en del frågor i denna tråd som jag kanske kan ge mer detaljerade svar på.

För att vara tydlig så jobbar jag på ST med processorer och mems produkter och sitter i Kista.

1. Förhandsinfo. Normalt är vi väldigt restriktiva med just förhandsinformation, men i fallet med F2 familjen var vi nog för optimistiska med release schemat då vi blev försenade. Det pga att vi gick över på en ny teknologi nod, dvs 90nm. Denna teknologi används i både F2 och F4 familjen.

2. F2 och F4 familjerna är pin to pin och skillnaderna är få. Kärna Cortex M3 -> Cortex M4, utökat RAM till 192K. Snabbare hastighet på kärnan 120Mhz -> 168MHz. Priskillnaden är runt 10% upp för F4 familjen vs F2 familjen, dock är detta inte alltid konsekvent hos katalog distributörer.

3. ART accelleratorn är inte endast en cache, i "Arbiter and fetch management" delen som finns mellan cache delen och flashen sitter det logik som ska se till att rätt instruktioner finns i cachen även vid ett hopp i koden. Det enda sättet att kontrollera detta är att man provar själv. Vi har provat och resultaten finns publicerade.

4. Pga att vi släppte F4 familjen straxt efter F2 familjen så agerar F4 familjen "super set" och då valde vi att bara släppa F4 Discovery kittet.

5. STM32F103 som finns på Discovery kitten är en programmerare/debugger som kallas för ST-Link, på Low power versionen och F4 versionen är det version 2 som lägger till SWO dvs data trace.

6. STM32 generellt stödjer både JTAG och SW för programmering och debugg. Utöver detta finns även ETM.

7. DSP biblioteket finns i CMSIS foldern i standard periferi biblioteket och denna kod underhålls av ARM och är universiell för alla Cortex M derivat.

8. SDRAM/DRAM kontroller är planerad i kommande version. Exakt tidsram kan jag ej informera om idag.

MVH
Anders Pettersson ST

[Korken]

Underbart att ha en riktigt renpresentatör här! Det kommer nog många att gilla!
Kommer du finnas tillgänglig ofta här på forumet?

jadler: Hur går det?
Jag har ritat upp ett par processorer själv nu. Jag märkte att tex PORTA är samma på alla modeller, så mycket av PORT-blocken går att återanvända.

[danwi]

Som Anders skriver ovan så är skillnaderna mellan F2 och F4-serierna ganska små och dom ska vara pinkompatibla. Dessutom är det ganska små skillnader i pinouten mellan F1 och F2/F4-serierna. Kolla in databladet för någon F4, t.ex. Datablad för 405/407 där kapitel 2.1 "Full compatibility throughout the family" är bra att läsa

Ett litet utdrag:

The STM32F405xx and STM32F407xx are part of the STM32F4 family. They are fully pin-to-pin, software and feature compatible with the STM32F2xx devices, allowing the user to try different memory densities, peripherals, and performances (FPU, higher frequency) for a greater degree of freedom during the development cycle.

The STM32F405xx and STM32F407xx devices maintain a close compatibility with the whole STM32F10xxx family. All functional pins are pin-to-pin compatible. The
STM32F405xx and STM32F407xx, however, are not drop-in replacements for the STM32F10xxx devices: the two families do not have the same power scheme, and so their power pins are different.

Däremot får man vara lite försiktig med vilka periferienheter som används (om man vill kunna välja hyfsat fritt mellan F1, F2 och F4 på korten) då vilka av dessa som finns med i chippet varierar en del, t.ex. har jag caddat ett kort med en STM32F107 som även kan ta en STM32F103 men då utan Ethernet men med SDIO. Dessutom skulle det gå att uppgradera till en STM32F417 utan problem så när som på den där lilla haken att matningspinnarna skiljer sig åt...

[Birger1234]

407 LQFP är lättare att göra 1 lagers layout på eftersom de tatt bort 1 a 2 GND pinnar!
Däremot hade man önskat de hade implementerat samma frihet i pin remapping som
dsPIC har, en fråga om interna mux bussar.

Däremot så undrar man ju när STLINK v2 ska börja fiunka?