Enkel Tidsfördröjning, kommentarer

[TomasL]

Behöver en enkel tidsfördröjning på någon us eller så.
Tänkte att en sån här lösning borde fungera, åsikter?



När CS går hög, går "OUT_ENABLE" och "LATCH_CLOCK" fördröjs med nån us.
När CS går låg, går "LATCH_CLOCK" och "OUT_ENABLE" fördröjs med nån us.

"OUT_ENABLE" och "LATCH_CLOCK" är cmos-ingångar med försumbar ingångsström, typiskt nån uA max.
Dioderna är typ BAT54 eller motsvarande schottky dioder, med 0,4V framspänningsfall, eller så.

Tiderna är inte kritiska (nån us duger), vill bara säkerställa att "L_C" går hög efter "O_E", och "O_E" går låg efter "L_C".

Det handlar om att latcha ut data i ett shiftregister (Serie in, Parallell ut).

[psynoise]

Med lite stegsvaranalys kan vi räkna fram spänningarna då man lägger ett enhetssteg u(t) på CS.

u(t) = 0 då t < 0.
u(t) = 1 då t > 0.

Spänningen v1 i noden LATCH_CLOCK vid tiden t > 0 blir

v1(t) = 1-e^(-t/s)

där s = 1/w = RC (s brukar skrivas med tau och w med omega).

Spänningen v2 i noden OUT_ENABLE med insignalen 1-u(t) på CS blir vid tiden t > 0

v2(t) = e^(-t/s)

Sedan när en etta eller nolla faller in beror helt på vilka spänningsnivåer som gäller.