/Johan
Ingångar på logikanalysator
Håller på för fullt just nu Ska etsa usb-interfacet imorgon eller idag om jag hinner. Mjukvaran är påbörjad och CPLD-programmeringen är klar. Så om några veckor borde jag ha en prototyp klar.
Jodå vi tänkte släppa designen fri. Det blir förmodligen öppen källkod också...
Edit: men jag är fortfarande osäker på hur man gör med ingångarna, på förra logikanalysatorn jag byggde hade jag ingenting mellan mätobjektet och CPLD:n, då var 50MHz inga problem. Får se hur det går nu med 100MHz versionen... Ingen som vet hur man brukar göra?
/Johan
Ska etsa usb-interfacet imorgon eller idag om jag hinner. Mjukvaran är påbörjad och CPLD-programmeringen är klar. Så om några veckor borde jag ha en prototyp klar. Jodå vi tänkte släppa designen fri. Det blir förmodligen öppen källkod också...
Edit: men jag är fortfarande osäker på hur man gör med ingångarna, på förra logikanalysatorn jag byggde hade jag ingenting mellan mätobjektet och CPLD:n, då var 50MHz inga problem. Får se hur det går nu med 100MHz versionen... Ingen som vet hur man brukar göra?
/Johan
Jodå,
HP (Agilent), Lecroy och några till....
--
Jag sitter själv och funderar (har liksom ont om pengar) på min egen logikanalysator.
Hittade en L2 cache till en gammal Pentiumdator med hyffsat snabba pipeline SRAM (2st) på 32kx36@8nS.
Önskar att jag hade fler... någon som har sådana liggandes?
...så (teoretiskt) antingen 32kx72signaler i 8 nS eller 32kx36signaler i 4nS.
Siktar dock på en 100-150Mhz i första vändan ialla fall - så 4nS är nog att ta i lite för mycket.
Har inte bestämt hur triggningen ska ske ännu, men kommer nog bl.a. att bygga in en singelstep-generator så att man kan debugga t.ex. uP's utan att behöva göra det 'realtime'.
Skulle även vilja köpa på mig en Spartan 3 så man har lite - pulver - att leka med...
Sitter med ett 3-djepart cpukort som jag skulle behöva debugga minst 16data + 17adress + 5signaler på. Så jag kanske satsar på bredd istället för hastighet...
Och om man nu får ihop det hela - hur ska man på ett smidigt sätt komma åt 72 testpunkter på t.ex. en tqfp 100/208?
Agilent har dock en smutt lösning som dom kallar Wedge Adapters - som beskrivs i den här pdf'en. Någon här på forumet som är bra på finmekanik?
Beslut, beslut...
Edit: Läste precis senaste EPN där Tektronix promotade ett DSO med 64M@2GS/s. Man har en bit kvar...
HP (Agilent), Lecroy och några till....
--
Jag sitter själv och funderar (har liksom ont om pengar) på min egen logikanalysator.
Hittade en L2 cache till en gammal Pentiumdator med hyffsat snabba pipeline SRAM (2st) på 32kx36@8nS.
Önskar att jag hade fler... någon som har sådana liggandes?
...så (teoretiskt) antingen 32kx72signaler i 8 nS eller 32kx36signaler i 4nS.
Siktar dock på en 100-150Mhz i första vändan ialla fall - så 4nS är nog att ta i lite för mycket.
Har inte bestämt hur triggningen ska ske ännu, men kommer nog bl.a. att bygga in en singelstep-generator så att man kan debugga t.ex. uP's utan att behöva göra det 'realtime'.
Skulle även vilja köpa på mig en Spartan 3 så man har lite - pulver - att leka med...
Sitter med ett 3-djepart cpukort som jag skulle behöva debugga minst 16data + 17adress + 5signaler på. Så jag kanske satsar på bredd istället för hastighet...
Och om man nu får ihop det hela - hur ska man på ett smidigt sätt komma åt 72 testpunkter på t.ex. en tqfp 100/208?
Agilent har dock en smutt lösning som dom kallar Wedge Adapters - som beskrivs i den här pdf'en. Någon här på forumet som är bra på finmekanik?
Beslut, beslut...
Edit: Läste precis senaste EPN där Tektronix promotade ett DSO med 64M@2GS/s. Man har en bit kvar...
