Cortex vs P4EE - dhrystone

PIC, AVR, Arduino, Raspberry Pi, Basic Stamp, PLC mm.
arte
Inlägg: 317
Blev medlem: 13 januari 2006, 01:18:50

Cortex vs P4EE - dhrystone

Inlägg av arte »

Hej,

Snubblade över en tabell med diverse dhrystone resultat per för olika processorer. Vad som slog mig är hur högt P4EE presterade, nästan 19 MIPS / MHz.
Jämfört med moderna(?) Cortex processorn som *bara* producerar 2 MIPS / MHz.

Hur kan pentium prestera nästan 10ggr mera mera, även andra CISC desktop CPUer producerar betydligt mera? Cortex är ju trots allt en modern avancerad super skalar processor.

R3000 är en *enkel* icke-superscalär RISC maskin. Den prodcerar ungefär 0.7 MIPS / MHz. Med ett lite mera avancerat instruktionset typ Microblaze så går ca 1.2 MIPS / MHz. Cortex som är superskalär producerar 2 MIPS / MHz.

Går väl knappast att göra så mycket mera?

Betyder detta att CISC instruktion set:et går att göra snabbare än RISC?

Nu vet jag att dhrystone inte är det bästa sättet att pröva prestanda och att det finns andra faktorer som spelar roll. Men det är just dhrystone resultaten jag är funderar över.

Har inte jämfört med några VLWI, ifall dessa får ett jätte högt resultat så är jag inte så förvånad.
Användarvisningsbild
Micke_s
EF Sponsor
Inlägg: 6741
Blev medlem: 15 december 2005, 21:31:34
Ort: Malmö

Inlägg av Micke_s »

CISC tar mycket mer kiselyta än RISC så priset blir mer och även prestandan.
CISC kan utföra flera operationer på en instruktion, vilket inte RISC kan göra i vanliga fall.

Saxat från wikipedia om dhrystone, "because MIPS cannot be used across different instruction sets"
arte
Inlägg: 317
Blev medlem: 13 januari 2006, 01:18:50

Inlägg av arte »

Så om man hårdrar det så kan man säga att CISC är en snabbare men dyrare arketektur?
RISC passar bättre i inbyggda system pga av deras lägre energiförbrukning och pris?
Användarvisningsbild
Rohan
Inlägg: 1065
Blev medlem: 7 april 2004, 08:24:39
Ort: Eksjö, Småland
Kontakt:

Inlägg av Rohan »

När man räknar (upp till) 19 MIPS är väl enda kravet att det faktiskt finns minst 1 instruktion som man kan köra 19 miljoner gånger på en sekund. Sen kan det ju vara så att alla instruktioner man egentligen vill köra tar massor med klockcykler och kanske bara går att få upp till 1 MIPS. Som Micke_s poängterat kan ju en instruktion ta olika många cykler på olika arkitekturer och då blir ju MIPS/MHz lite missvisande. (Visst borde det heta IPS/Hz ?)
arte
Inlägg: 317
Blev medlem: 13 januari 2006, 01:18:50

Inlägg av arte »

hmm, kan hända att jag har missuppfattat lite saker här :)

Vad jag trodde att jag läste var DMIPS = Dhrystone MIPS.

Då är denna tabell mera intressat!

Där ser man att moderna AMD/pentium producerar ungefär likadant som Cortex A8.

DualCore system producerar bättre, tolkar detta som att compilatorn lyckas dela upp dhrystone programmet på två cpu_er under körning?
AAVE
Inlägg: 67
Blev medlem: 1 april 2008, 11:57:24
Ort: Skåeuone

Inlägg av AAVE »

Core Duo kan exekvera upp till 4 (5?) instuktioner per kärna och klockcykel.
blueint
Inlägg: 23238
Blev medlem: 4 juli 2006, 19:26:11
Kontakt:

Inlägg av blueint »

Har hört att dhrystone är ett utdaterat och meningslöst test för modernare processorer. Så kanske ett annat mått borde användas? (SPEC?)
Användarvisningsbild
Micke_s
EF Sponsor
Inlägg: 6741
Blev medlem: 15 december 2005, 21:31:34
Ort: Malmö

Inlägg av Micke_s »

Varför tror du dom testar winzip, mpeg-2 encoding, photoshop osv.
arte
Inlägg: 317
Blev medlem: 13 januari 2006, 01:18:50

Inlägg av arte »

AAVE skrev:Core Duo kan exekvera upp till 4 (5?) instuktioner per kärna och klockcykel.
Ok, det är ju en del :)

Men en kärna kör alltid varsin tråd va? Så att det spelar ingen roll om man har 100 kärnor ifall inte programmet är skrivet för det?

T.ex Dhrystone programmet är ju inte multi threadat.
Skriv svar