Frågetecken runt ICSP

[MadModder]

Har läst en del, bla ICSP guide från microchip, och har inte fått några bra svar.
När man programmerar står det att:

det inte får vara för stor kapacitans mellan vdd och vss.
mclr måste få kunna ändra potential tillräckligt snabbt
rb6 och rb7 (samt rb4) inte får påverkas för mycket från kretsen i övrigt.
oscillatorn får inte hinna svänga mer än 4 gånger innan picen sätts i programmeringsläge.

Det finns inga konkreta exempel på hur man gör för att uppfylla alla dessa krav, bara ett par tips. T.ex att man med brytare kopplar bort picen från övriga kretsen vid programmering eller att bygga ett kraftsteg med extern strömförsörjning till vpp och vdd som klarar att driva alltihop trots hög kapacitans i kretsen.

Hur har ni löst allt detta på ett smidigt sätt?

[$tiff]

jasså du ska kasta dig in i PIC-djungeln nu?

Det enda som kan vålla egenliga problem av dessa punkter är ju att rb6 och rb7 knappt får påverkas av kretsen. Med höftade siffror betyder det att lasten som är kopplad till dessa får ha som lägst 10kOhm impedans. Man bör iof se till att inte ICSPn behöver driva resten av kretsen också, som du sa. Men om man har en stabil +5,0V matning i ursprungskretsen kan du ju låta den driva ISCP-proggaren "baklänges" om den nu stöder detta.

Reset-pinnen rukar man ju inte bråka med så mycket. Det är bara att man inte ska för starkt pullup på den. gärna en liten konding också för att stabilisera den ofta taskigt pumpade högspänningen på hissnande 13V

mycket svammel, är det något mer specifikt jag kan försöka svara på?

[MadModder]

Ja, kristallen på 20MHz. Såvitt jag vet börjar den svänga så fort picen får drivspänning. Hinner Vpp bli 13V innan den har oscillerat 4 perioder, dvs innan 200ns?

[$tiff]

Normalt brukar väl programmeraren resetta innan den går in i programmeringsläge. Då sätts programräknaren till 0. Men den ska fortfarande svänga från logisk nolla till programmeringsspänning på 200ns, vilket låter fantastiskt

[matseng]

Så bråttom behöver man inte ha. Saxat från databladet:

There are two
timers that offer necessary delays on power-up. One is
the Oscillator Start-up Timer (OST), intended to keep
the chip in reset until the crystal oscillator is stable. The
other is the Power-up Timer (PWRT), which provides a
fixed delay of 72 ms (nominal) on power-up only. This
design keeps the device in reset while the power supply
stabilizes. With these two timers on-chip most
applications need no external reset circuitry.

Kod: Markera allt

Oscillator         
Configuration          PWRT Enabled     PWRT Disabled
---------------------------------------------------------------
XT, HS, LP                  72 ms +           1024TOSC 
                          1024TOSC

RC                          72 ms                -

Så det borde innebära att man i normala fall har minst 1024 klockcykler på sig innan något börjar hända.

[MadModder]

Hmm ok... 50µs då. Ja det borde ju gå. Jaja. Jag får helt enkelt testa.