Xilinx och Partial Reconfiguration

[overclocked]

Nån som provat? Lycka? Krångel? Jag skulle vilja få tag på ett enkelt fungerande exempel som påvisar detta in-action. Varför? Därför att det är intressant och något jag skulle vilja lära mig mer om. Jag har läst Xilinx App-Notes runt detta men det skulle vara roligt med någon oberoende som gick igenom möjligheterna. Jag har tillgång till ett Spartan-3 200K-utvecklingskort och ett Spartan-3 1600E utvecklingskort.

Det behöver dock inte vara specifikt till Xilinx men det är den hårdvaran jag har att labba på och detta ÄR verkligen plattformsberoende och t.o.m. specifikt per produkt i många fall.. tråkigt nog! Trots att det kan spcifieras väldigt generellt.

Och för er som inte vet vad jag pratar om... kort sammanfattning.

I en FPGA ligger den programmebara logiken RAM-baserat. Detta betyder att den i pratiken kan programmeras om oändligt antal gånger utan att "slitas ut". Med detta som bakgrund kan man, om man känner sig lagd åt Kamikaze-hållet, nyttja detta till som fördel genom att i Runtime switcha in/ut funktioner ur kretsen efter behov. Detta kan liknas vid hur vissa operativ-system stödjer Paging/Virtualmemory. Vinsten är att man på slutprodukten i vissa fall kan sätta en mindre FPGA-krets än om alla funktioner hela tiden måste finnas till hands. Detta bygger också på att det i applikationen finns möjlighet att "tidsdela" användningen av objekt. Om HELA konstruktionen används hela tiden så blir det en omöjlighet utan att tappa prestanda. Just "partial" anspelar då på att visa delar av FPGA:n byts ut och vissa är statiska. För det mesta inkluderar även detta att de delar som inte byts ut faktiskt fortsätter köra medan de andra delarna trillar in/ur FPGA:n. För att krydda det lite extra brukar det dessutom vara en av dom statiska delarna av FPGA:n som sköter in/urplockandet. T.ex. kan detta skötas av en mjuk processor-kärna som via mjukvara "beställer" vilken hårdvara den för tillfället behöver. Jag tycker området är väldigt intressant och skulle vilja börja labba kring detta?

OK nån som provat detta, eller vet något mer om det? Verktyg för att stödja detta? Borde ju finnas en potential till mycket användbara saker i kombination med t.ex. C=>VHDL där större program i praktiken kunde sköta detta själv.

Jag läste just en artikel i ämnet där Kevin Morris nämner användning inom SDR-applikationer. Håll till godo!
http://www.fpgajournal.com/articles_200 ... sejump.htm

[Eson]

Verkar sjukt coolt! Jag har fått upp ögonen för FPGAer och funderar på att skaffa mig ett utvecklingskort. Har tänkt på detta men har aldrig sett det men nu vet jag att det faktiskt finns! Har tyvärr ingen aning om det du letar efter.

[blueint]

xapp290

Verkar begränsat till JTag och Paralllel konfigurering (SelectMAP). Dessutom måste moduler som skall kommunicera med varann ha speciellt definierade gränssnitt via special macron.
"Partial Reconfiguration supports either the parallel slave SelectMAP or serial JTAG programming options."

Partial Reconfiguration xilinx.com