hmm - 25 MHz är inte så långt från 133 MB IDE-bussens 33 MHz per ledare, och dom hade bekymmer redan efter 3-4 dm med speciell, ledartätt bandkabel... medans SCSI kunde köra på många metrar och dubbla takten tack vare sin terminering i ändarna (132 Ohm).
Jag skulle fundera på annan topologi, då 25 MHz ger 42 grader fasskift på 800 mm microstrip, men visst - prova detta, dock måste du nära garanterat ha någon form av terminering i bortre ändan. Prova detta innan du har satsat på allt för mycket programering och kodning i din FPGA - funkar inte tänkta lösningen rent HW-mässigt så är all tid där bortkastat på mjukvaror etc. som är beroende av topologin - försök leta fram showstopper så tidigt som möjligt.
Bygg en prototypkort med tänkta perferikretsar och aktuellea längder med avtapp och även där med anslutna perferi - glöm inte ev. ev kontakter på vägen till din FPGA och prova konceptet med enklast möjliga program.
Se till att ha vcc och gnd i närheten av kretsens ingång för att kunna prova olika termineringar i ändarna. prova med dubbla och tom. 3-dubbla längden och se att det fungerar även då, då får du indikation på att du har marginal
Detta är säkraste sätte att kolla. Skall du studera med oscilloskop så måste den vara snabb och du måste ha probar med väldigt liten kapacitans (<1 pF) eller aktiva probar för att studera detta - annars påverkar proben för mycket när du mäter...
---
Dina bekymmer med 24 mA - gäller dessa vid kontinuerlig drift eller gäller det också vid ett omslag (driverns sänk/höjförmåga) - om bara förstnämda gäller så skulle en AC-terminerad avslutning fungera. Om du kör med LVTTL och LVCMOS så kan 24 mA sänka 2.4 Volt över 100 Ohm, vilket är ungefär svinget man har i dessa miljöer.
Du har händelsevis inte IBIS-modeller på dina ingångar och utgångar - vissa Spice-simulatorer kan importera dessa (bla. demo av microcap 8 och uppåt, men inte köra pga nodbegränsningar i demot) och troligtvis använda dessa portas egenskaper vid den här typen av problemanalys.
det som kulle underlätta är en länkt till exakt använda FPGA (finns många varianter) samt tänkt använda perferikretsar. - är det prisskänsligt så att du inte kan använda typ PIC i varje display för att sköta den lokala PWM-ahnteringen och bara skicka lite kommandon i lagom takt från fpgan??
---
3-lagers Stripline verkar en dyr lösning, speciellt om det är tänkt med långa kort och kanske hög mekanisk passning (mot tex paneler)
Du har inte funderat över om det kan lösas med skärmad Cat5 och skärmad modular-kontakter mellan enheterna - du får större frihet, speciellt när det gäller mekanisk inpassning mot paneler etc. då 0.5 mm snedhet och asymmetri i hålen/ramarna är det första folk ser och bedömmer kvaliten efter av hela anläggningen, oavsett hur avancerad den är i övrigt - folk bedömmer med nybilköparögon - även proffesionella inköpare/beställare, speciellt om de inte förstår vad som händer bakom - då är finnish A och O om inte driftsättningen skall starta med redan från början negativ inställning...
Den 'enkla' absolutlängdspassning mellan långdragna kretskort med displaykomponenter och paneler är banne mig bland dets svåraste att få till rätt redan första gången i ett projekt (eller efter byte av leverantör) och får inte underskattas... se till att det är mindre block med lokal inpassningsmarginal mot bärarmekanik/panel...
tillägg:
Provade lite i spice och 74HCT00-kretsar med 4 st motsvarande 200 mm transmissionslinjestumpar @ 100 Ohm i serie och tapp till en 74HCT00 port i varje övergång till nästa transmissionslinjestump.
man kan väl säga så här - 'Uj vad det ringer', men också att det räcker med en seriemotstånd på utgången eller AC-kopplad jordande 100 Ohm i ändan, då lugnar det ned sig väldigt mycket. Klampingdioderna i IC-kretsarna dränerar också mycket energi då det blir både starkt positiva och negativa värden om transmissionslinjen arbetar odämpat.
Driva och terminera lång buss
Tänkte använda denna FPGA från Xilinx, länk till datablad
http://direct.xilinx.com/bvdocs/publications/ds099.pdf
Leddrivarna är dessa, databladet till on/off typen
http://www.kingelectronics.com/images/p ... nglish.pdf
och till den med inbyggd PWM räknare
http://www.kingelectronics.com/images/p ... nglish.pdf
Anledningen till min topologi är att en PIC eller motsvarande inte hinner klocka leddrivarna i några högre MHz. Det jag minst måste uppnå är 12 bit PWM i 120 Hz. Ofta används FPGAer till detta men då sitter kanske 16x16 pixlar på ett kvadratiskt kort med kanske 10 mm mellan pixlarna dvs kortet är 160x160 mm. Då blir det genast mycket kortare avstånd mellan FPGA och leddrivare. I mitt fall ska jag bygga en grovupplöst skärm med 40 mm avstånd mellan pixlarna samtidigt som jag vill ha luft mellan kolumnerna, dvs jag hade tänkt göra vertikala kort med måtten 640x12 mm med 16 pixlar och 3 leddrivers på varje. Sedan pluggas dessa in i ett horisontellt bakplan där FPGAn sitter. Så med andra ord hade jag tänkt behålla samma topologi som i en vanlig skärm och helst slippa sätta en uC eller FPGA/CPLD på varje ledkort.
Börjar fundera mer och mer på mitt andra alternativ med ledrivarna som har inbyggd PWM. Just för att slippa klocka så höga frekvenser i så långa ledningar. Vidare får jag då 12 bit PWM i 1 kHz om jag klockar dessa med 4 MHz vilket är betydligt bättre. Då skulle jag kunna sänka stigtiderna och kanske slippa termineringar på alla kort. Finns det några bra sätt att göra detta med ovanstående FPGA dvs sänka stigtiderna ?
tilllägg...
Anledningen till att dra alla signaler över striplines är att jag ändå behöver ett mönsterkort att montera alla leds och drivers på. Tänkte använda två lager till rena jord och matningplan. Översta lagret används till att routa ihop leds med drivkretsarna. Undre lagret används till styrsignalerna vilka kommer in via en stiftlist i enda änden. Korten ska sen monteras i aluprofiler genom att de skjuts in i ett spår från sidan.
http://direct.xilinx.com/bvdocs/publications/ds099.pdf
Leddrivarna är dessa, databladet till on/off typen
http://www.kingelectronics.com/images/p ... nglish.pdf
och till den med inbyggd PWM räknare
http://www.kingelectronics.com/images/p ... nglish.pdf
Anledningen till min topologi är att en PIC eller motsvarande inte hinner klocka leddrivarna i några högre MHz. Det jag minst måste uppnå är 12 bit PWM i 120 Hz. Ofta används FPGAer till detta men då sitter kanske 16x16 pixlar på ett kvadratiskt kort med kanske 10 mm mellan pixlarna dvs kortet är 160x160 mm. Då blir det genast mycket kortare avstånd mellan FPGA och leddrivare. I mitt fall ska jag bygga en grovupplöst skärm med 40 mm avstånd mellan pixlarna samtidigt som jag vill ha luft mellan kolumnerna, dvs jag hade tänkt göra vertikala kort med måtten 640x12 mm med 16 pixlar och 3 leddrivers på varje. Sedan pluggas dessa in i ett horisontellt bakplan där FPGAn sitter. Så med andra ord hade jag tänkt behålla samma topologi som i en vanlig skärm och helst slippa sätta en uC eller FPGA/CPLD på varje ledkort.
Börjar fundera mer och mer på mitt andra alternativ med ledrivarna som har inbyggd PWM. Just för att slippa klocka så höga frekvenser i så långa ledningar. Vidare får jag då 12 bit PWM i 1 kHz om jag klockar dessa med 4 MHz vilket är betydligt bättre. Då skulle jag kunna sänka stigtiderna och kanske slippa termineringar på alla kort. Finns det några bra sätt att göra detta med ovanstående FPGA dvs sänka stigtiderna ?
tilllägg...
Anledningen till att dra alla signaler över striplines är att jag ändå behöver ett mönsterkort att montera alla leds och drivers på. Tänkte använda två lager till rena jord och matningplan. Översta lagret används till att routa ihop leds med drivkretsarna. Undre lagret används till styrsignalerna vilka kommer in via en stiftlist i enda änden. Korten ska sen monteras i aluprofiler genom att de skjuts in i ett spår från sidan.
< långt inlägg - ni som är trötta på mitt dravel kan skippa det här med en gång>
(skummat igenom databladet - Phew - dom börja bli riktigt duktiga, kretsarna idag!!)
FPGA:n stöder uppenbarligen en hel radda av olika standarder på samma IO-pinne - och räds inte att driva vare sig 25 eller 50 Ohm per pinne. dock måste du välja någon typ av standard (LVCMOS 3.3 Volt antar jag) då det förmodligen inte går att skruva individuellt på varje parameter.
DCI ser mycket användbart för impedanskontroll på utgången. De externa referensmotstånden (normal 50 Ohm enligt PDF) styr helt enkelt utgångsdriverns switchtrissornas resistans och agerar samtidigt som motstånd. Till detta har du en 'fast and slow' slowrateinställning + att du i LVTTL och LVCMOS-läget har en ströminställning på 2,4,6,8,12,16,24 mA. (är det strömgenerator värt namnet så påverkar det inte driverimpedansen) Du har altså många möjligheter att påverka slowrate och driverns impedans utan en extra massa komponeter på var ledare.
Efter att ha sett detta så skulle jag säga, använd DCI istället för externa motstånd, och koppla in vid behov. Efter den lilla övningen i Spice har jag kommit fram att det räcker med en terminelringsmotstånd 'någonstans' för att dämpa ut reflexerna tillräkligt på 800 mm microstrip/stripline - skillnaden är väldigt liten (även om den finns) om den sitter på driversidan eller i ändan på transmissionsledningen - det viktiga är att den existerar och kan absorbera pendlande reflexer på ledningen i det här läget - är det längre sträckor så kan placeringen vara viktigare.
Det går inte att köra med 100 Ohm på driver och 100 Ohm AC-kopplad terminering i ändan av kabeln samtidigt i TTL/CMOS-miljö, man får en spänningsdelning till halva värde och inte garanterat går över omslagsnivåerna längre - möjligen kan man lösa det med 200 Ohm till GND och VCC så att spänningen ligger i mitten och den uteifrånkommade signalen knuffar 1/4 VCC upp eller ned - fungerar på buffrad CMOS men inte säker på TTL då dess pännings skall var under 0.8 Volt på ingång för en säker '0'.
SCSI-bussen använder denna teknik med 330 Ohm till backen och 220 Ohm till + för lite över 3 Volt i normalläge (>= garanterad TTL '1') sedan open collektorutgång som jordar vid '0' utan termineringsresistan och låter ändtermineringarna absorbera 'vågen' i följden av detta - ett koncept som fungerar än idag trots att det designades i slutet av 70-talet - det var Shugart som designade det...
---
I ditt fall är det nog 3.3 Volts LVCMOS-inställningarna som gäller. Du kan justera strömmen enligt ovan och slewrateläget i två steg - samt du kan justera driverimpedansen med DCI - - då även en koax/transmissionslina beter sig som en konding inom första kvartsvåglängden så kan just strömförmågeinställningen på utgången vara det som bestämmer din slewrate och därmed EMI-övertonshalten.
---
Att använda 'intelligent' displaydriver med inbyggd PWM tror jag du spar massor med jobb på.
---
Tolkar jag rätt + och - på varsin heltäckande innerlager - var gör du då av striplinen (ledare mellan de båda jordplanen - då +-planen också ser som jordplan i dessa sammanhang) eller menar du microstrip (ledare på ytan mot en jordplan under)
Se upp! ledarbredderna blir väldigt smal om du skall ha 100 Ohm microstrip 0.4 - 0.8 mm från jordplan... (0.175 - 0.35 mm bredd) - Det finns orsak till att några av FPGA:ns IO-moder supportar 50 Ohm transmissionsline... och då menar jag inte av mättekniska orsaker... vill du ha grövre ledare men ändå nära jordplan så måste du välja anna board-material med lägre Er.
Vad jag kan se så är det egentligen inget som hindrar att använda 50 Ohm även för LVCMOS, så länge man sköter termineringen - den högre kapacitansen i transmissionsledninge kommer också dra ned slowraten.
Nåväl det är spekulationer och bör provas ut fortast möjligt innan det byggs fast som 'lösning' i någon design...
---
Maze:
Jag förreslår att du tankar hem någon Spice-simulator och provar med några stumpar 'tline' med någon TTL/CMOS-driver i ändan och labbar lite med olika termineringar - just för att få lite pejl på vad som händer.
Själv kunde jag inte låta bli och kolla lite:
Först Schemat så att vi vet vad vi pratar om, nodnummrerna är utskrivan då dessa kommer vara referens i alla diagram senare. komponentantalen är ungefär max vad Microcap demo/studentversion klarar att simulera. Kretsarna är 74HC00 och transmissionsbitarrna (100 Ohm) i serie är 200 mm st samt avtappen nedåt är 60 mm innan ingång till logik. Simuleringen jobbar på 25 MHz (20 ns per halvperiod)
Simuleringen bygger på 5 Volt-logik även om HC-kretsarna går att köra på 3.3 volt, så blir dom betydligt långsammare vid lågspänning, och detta tror jag inte Spicemodellen i Microcap inrymmer samt att det skulle gå åt mycket noder som demoversionen inte har (man kan alltid gå till Philips/NXP och hämta modeller för deras LVTL/LVCMOS - ganska detaljerade inklusive elektriska modeller över kapslingarna)
Diagram 1 visar hur spänningen på olika punkter ser ut när R3 är satt till 0.01 Ohm och R10 och R11 är satt till 200e6 - dvs. oterminerad sträckning - nodnummer står inom parantes i underkant på diagrammet. Understa deldiagrammet är ett slags referens - ena kurvan visar 74HC00 kopplad till jord via 50 Ohm, nästa samma men kopplad till VCC via 50 Ohm och slutligen nod två som är utgången som driver transmissionsledningarna. Här är också Spice-lista som beskriver inställningarna mer exakt.
Med diagram 2 har R3 ökats 100 Ohm som drivertermineering - och här ser faktiskt inte 'driver' terminering så bra ut, så min glatta tillrop på DCI tidigare i texten kanske inte är så lyckat ändå...
Med diagram 3 har är R3 åter igen 0 Ohm medans R10 och R11 är sänkt till 200 Ohm var - totalt 100 Ohm ändterminering - ser betydligt bättre ut - men lösningen drar ström...
- alternativet är en AC-kopplad terminering (typ 100 Ohm och 1 nF)
Med diagram 4 har både R3 ökats 100 Ohm och R10 och R11 200 Ohm - systemet är terminerat i båda ändarna men resulterande spänningssvinget är liten och är förmodligen utanför specarna även om det fungerar i det här fallet. kurvan är i allafall snyggast av alternativen här.
I diagram ett, drift utan termineringar så kikade jag på hur mycket ström som går in och ut i transmissionsledningarna - och det är mycket, se diagram 5 så är det strömmen som går in i transmissionslinjerna från vänster sett - eftersom simuleringen börjar med hög nivå och går mot låg så blir strömmen negativ när utgången går låg.
Med diagram 6 här är strömmen som kommer ut ur resp transmissionledare på höger sidan - här är strömmen positiv när den går in i transmissionsledningen.
Notera att det är inte mycket ström i den sista transmissionslinjebiten - och det mesta av strömmen lagras faktiskt i själva transmissionsinjebitarna medans ingångarna på logiken tar väldigt liten del av detta.
---
ovanstående är simulerat med microcap 8 demo - dessvärre nu aktuella version 9 demo hos spectrum software så verkar den inte vilja läsa in sina egna libbar för 74HC00 korrekt med fel impedans som resultat samt ingen styrd slowrate (går för snabbt) - så dess simulering är inte trovärdig. - luktar allvarlig bugg kort sagt.
Tyvärr är dom äldre fungerande demoversioner i stort sett omöjliga att få tag på (då dom levereras i samma 'demo'zip' under alla år sedan mitten av 90-talet), men dess illegala fullversioner destå lättare...
Med andra ord måste man hela tiden vara kritiskt till vad som visas i diagrammen och alltid fundera om det är rätt saker som visas - man måste göra mätningar och verifieringskoppel även inne i simulatorer för att kontrollera att modellerna är trovärdiga och fungerar - om man låter simulatorn och verkligheten arbeta parallellt och man jämför resultaten så kan Spicesimulator visa väldigt rätt - men kör man bara på med simulator utan realitycheck mot verkligheten då och då så kan det bli väldigt, väldigt fel. Tänker på i vissa andra (utlänska) möten som sitter och designar microstripfilter och antenner i mångmiljon-simulatorer och tror att det är färdigdesignat när det ser bra ut i simulatorn efter månaders arbeten - och möter på den stora överaskningen när prototypen dimper ned, eller tillverkaren avböjer då dom inte kan tillverka 1 um bred ledare på FR4... - pojkspolingarna har aldrig suttit vid en nätverkare någon gång och än mindre mätt, och upptäcker där ganska snart att dom är tillbaka på ruta -1, dvs. skolbänken igen....
(skummat igenom databladet - Phew - dom börja bli riktigt duktiga, kretsarna idag!!)
FPGA:n stöder uppenbarligen en hel radda av olika standarder på samma IO-pinne - och räds inte att driva vare sig 25 eller 50 Ohm per pinne. dock måste du välja någon typ av standard (LVCMOS 3.3 Volt antar jag) då det förmodligen inte går att skruva individuellt på varje parameter.
DCI ser mycket användbart för impedanskontroll på utgången. De externa referensmotstånden (normal 50 Ohm enligt PDF) styr helt enkelt utgångsdriverns switchtrissornas resistans och agerar samtidigt som motstånd. Till detta har du en 'fast and slow' slowrateinställning + att du i LVTTL och LVCMOS-läget har en ströminställning på 2,4,6,8,12,16,24 mA. (är det strömgenerator värt namnet så påverkar det inte driverimpedansen) Du har altså många möjligheter att påverka slowrate och driverns impedans utan en extra massa komponeter på var ledare.
Efter att ha sett detta så skulle jag säga, använd DCI istället för externa motstånd, och koppla in vid behov. Efter den lilla övningen i Spice har jag kommit fram att det räcker med en terminelringsmotstånd 'någonstans' för att dämpa ut reflexerna tillräkligt på 800 mm microstrip/stripline - skillnaden är väldigt liten (även om den finns) om den sitter på driversidan eller i ändan på transmissionsledningen - det viktiga är att den existerar och kan absorbera pendlande reflexer på ledningen i det här läget - är det längre sträckor så kan placeringen vara viktigare.
Det går inte att köra med 100 Ohm på driver och 100 Ohm AC-kopplad terminering i ändan av kabeln samtidigt i TTL/CMOS-miljö, man får en spänningsdelning till halva värde och inte garanterat går över omslagsnivåerna längre - möjligen kan man lösa det med 200 Ohm till GND och VCC så att spänningen ligger i mitten och den uteifrånkommade signalen knuffar 1/4 VCC upp eller ned - fungerar på buffrad CMOS men inte säker på TTL då dess pännings skall var under 0.8 Volt på ingång för en säker '0'.
SCSI-bussen använder denna teknik med 330 Ohm till backen och 220 Ohm till + för lite över 3 Volt i normalläge (>= garanterad TTL '1') sedan open collektorutgång som jordar vid '0' utan termineringsresistan och låter ändtermineringarna absorbera 'vågen' i följden av detta - ett koncept som fungerar än idag trots att det designades i slutet av 70-talet - det var Shugart som designade det...
---
I ditt fall är det nog 3.3 Volts LVCMOS-inställningarna som gäller. Du kan justera strömmen enligt ovan och slewrateläget i två steg - samt du kan justera driverimpedansen med DCI - - då även en koax/transmissionslina beter sig som en konding inom första kvartsvåglängden så kan just strömförmågeinställningen på utgången vara det som bestämmer din slewrate och därmed EMI-övertonshalten.
---
Att använda 'intelligent' displaydriver med inbyggd PWM tror jag du spar massor med jobb på.
---
Tolkar jag rätt + och - på varsin heltäckande innerlager - var gör du då av striplinen (ledare mellan de båda jordplanen - då +-planen också ser som jordplan i dessa sammanhang) eller menar du microstrip (ledare på ytan mot en jordplan under)
Se upp! ledarbredderna blir väldigt smal om du skall ha 100 Ohm microstrip 0.4 - 0.8 mm från jordplan... (0.175 - 0.35 mm bredd) - Det finns orsak till att några av FPGA:ns IO-moder supportar 50 Ohm transmissionsline... och då menar jag inte av mättekniska orsaker... vill du ha grövre ledare men ändå nära jordplan så måste du välja anna board-material med lägre Er.
Vad jag kan se så är det egentligen inget som hindrar att använda 50 Ohm även för LVCMOS, så länge man sköter termineringen - den högre kapacitansen i transmissionsledninge kommer också dra ned slowraten.
Nåväl det är spekulationer och bör provas ut fortast möjligt innan det byggs fast som 'lösning' i någon design...
---
Maze:
Jag förreslår att du tankar hem någon Spice-simulator och provar med några stumpar 'tline' med någon TTL/CMOS-driver i ändan och labbar lite med olika termineringar - just för att få lite pejl på vad som händer.
Själv kunde jag inte låta bli och kolla lite:
Först Schemat så att vi vet vad vi pratar om, nodnummrerna är utskrivan då dessa kommer vara referens i alla diagram senare. komponentantalen är ungefär max vad Microcap demo/studentversion klarar att simulera. Kretsarna är 74HC00 och transmissionsbitarrna (100 Ohm) i serie är 200 mm st samt avtappen nedåt är 60 mm innan ingång till logik. Simuleringen jobbar på 25 MHz (20 ns per halvperiod)
Simuleringen bygger på 5 Volt-logik även om HC-kretsarna går att köra på 3.3 volt, så blir dom betydligt långsammare vid lågspänning, och detta tror jag inte Spicemodellen i Microcap inrymmer samt att det skulle gå åt mycket noder som demoversionen inte har (man kan alltid gå till Philips/NXP och hämta modeller för deras LVTL/LVCMOS - ganska detaljerade inklusive elektriska modeller över kapslingarna)
Diagram 1 visar hur spänningen på olika punkter ser ut när R3 är satt till 0.01 Ohm och R10 och R11 är satt till 200e6 - dvs. oterminerad sträckning - nodnummer står inom parantes i underkant på diagrammet. Understa deldiagrammet är ett slags referens - ena kurvan visar 74HC00 kopplad till jord via 50 Ohm, nästa samma men kopplad till VCC via 50 Ohm och slutligen nod två som är utgången som driver transmissionsledningarna. Här är också Spice-lista som beskriver inställningarna mer exakt.
Med diagram 2 har R3 ökats 100 Ohm som drivertermineering - och här ser faktiskt inte 'driver' terminering så bra ut, så min glatta tillrop på DCI tidigare i texten kanske inte är så lyckat ändå...
Med diagram 3 har är R3 åter igen 0 Ohm medans R10 och R11 är sänkt till 200 Ohm var - totalt 100 Ohm ändterminering - ser betydligt bättre ut - men lösningen drar ström...
- alternativet är en AC-kopplad terminering (typ 100 Ohm och 1 nF)
Med diagram 4 har både R3 ökats 100 Ohm och R10 och R11 200 Ohm - systemet är terminerat i båda ändarna men resulterande spänningssvinget är liten och är förmodligen utanför specarna även om det fungerar i det här fallet. kurvan är i allafall snyggast av alternativen här.
I diagram ett, drift utan termineringar så kikade jag på hur mycket ström som går in och ut i transmissionsledningarna - och det är mycket, se diagram 5 så är det strömmen som går in i transmissionslinjerna från vänster sett - eftersom simuleringen börjar med hög nivå och går mot låg så blir strömmen negativ när utgången går låg.
Med diagram 6 här är strömmen som kommer ut ur resp transmissionledare på höger sidan - här är strömmen positiv när den går in i transmissionsledningen.
Notera att det är inte mycket ström i den sista transmissionslinjebiten - och det mesta av strömmen lagras faktiskt i själva transmissionsinjebitarna medans ingångarna på logiken tar väldigt liten del av detta.
---
ovanstående är simulerat med microcap 8 demo - dessvärre nu aktuella version 9 demo hos spectrum software så verkar den inte vilja läsa in sina egna libbar för 74HC00 korrekt med fel impedans som resultat samt ingen styrd slowrate (går för snabbt) - så dess simulering är inte trovärdig. - luktar allvarlig bugg kort sagt.
Tyvärr är dom äldre fungerande demoversioner i stort sett omöjliga att få tag på (då dom levereras i samma 'demo'zip' under alla år sedan mitten av 90-talet), men dess illegala fullversioner destå lättare...
Med andra ord måste man hela tiden vara kritiskt till vad som visas i diagrammen och alltid fundera om det är rätt saker som visas - man måste göra mätningar och verifieringskoppel även inne i simulatorer för att kontrollera att modellerna är trovärdiga och fungerar - om man låter simulatorn och verkligheten arbeta parallellt och man jämför resultaten så kan Spicesimulator visa väldigt rätt - men kör man bara på med simulator utan realitycheck mot verkligheten då och då så kan det bli väldigt, väldigt fel. Tänker på i vissa andra (utlänska) möten som sitter och designar microstripfilter och antenner i mångmiljon-simulatorer och tror att det är färdigdesignat när det ser bra ut i simulatorn efter månaders arbeten - och möter på den stora överaskningen när prototypen dimper ned, eller tillverkaren avböjer då dom inte kan tillverka 1 um bred ledare på FR4... - pojkspolingarna har aldrig suttit vid en nätverkare någon gång och än mindre mätt, och upptäcker där ganska snart att dom är tillbaka på ruta -1, dvs. skolbänken igen....
