Hur fungerar Rising Edge i Ladder Logic?

[sodjan]

> Men med en PLC så kommer pulser som är kortare än en programcykel inte att detekteras.

Jag har bestämt för mig att många har flank-triggade ingångar som alltså
inte är beroende av programmets cykeltid. Och, som sagt, det är nog inte
relevant här där det handlar om en tryckknapp vilken sannolikt är
långsammare än cykeltiden i alla fall. Problemet var/är något helt
annat (se tidigare inlägg).

[Nerre]

Det var just det som jag alltså trodde att "rising edge" handlade om, att ingången har logik för att "minnas" kortare pulser än en programcykel. Logiken kan ju inte både minnas positiva och negativa pulser, alltså måste man då ange om ingången är känslig för "rising edge" eller "falling edge" under en programcykel. Men det verkar alltså som om man anger det på nåt annat sätt?

[Mindmapper]

Är du intresserad av att fånga korta pulser är det interrupt du använder. I vissa fall använder man high speed ingångar för att inte missa pulser. Vill man i dessa sammanhang känna av en signal som normalt ligger hög och alltså ger en negativ puls så inverterar man signalen (om inte systemet har något annat sätt att lösa det på).

Gör du för en PLC en normal flankavkänning har i stort sett alla moderna PLC både rising edge och falling edge. Har du någon gammal häck som bara klarar rising edge så tar du till tricket med invertering här också.