Hjälp vid tänket kring att skapa en logisk krets

[Magnus_K]

Kanon, tack. Nu blir det bara att lista ut resten... Återkommer säkert!

[Magnus_K]

Sitter och funderar lite på hur jag ska lägga upp det.
Nu har vi kommit fram till hur jag logiskt kan adressera en kärna. Nästa steg borde bli att fundera ut logiken för just om den valda biten ska läsas eller skrivas och efter det meka ihop elektroniken. Stämmer det?
Blir lite osäker på vad du tidigare menade med att read/write och enable kan vara samma.

Ska sätta mig lite i Diptrace i kväll och försöka göra ett schema.

[anders_bzn]

Jag menar att read/write och enable kan vara samma för alla trådar eftersom bara en X och en Y är vald.

[Magnus_K]

När jag grunnade lite mer så förstod jag nog vad du menade anders_bzn. I nedan schema så har jag bundit ihop ingångarna.

Vad tror ni om detta? Är det helt uppåt väggarna?
Ursäkta kvalitén men visste hur jag skulle göra en högupplöst skärmdump ur DipTrace.

I stort så är det alltså en µC som sköter tänkandet och signalerna går först genom en 74HC4514 (4-16 decoder). Sen vidare genom 3 st 74LS125:or som i sin tur matar drivstegen.
Valde att utöka decodern så jag även kunde baka in read/write och select-core.

DriverCircuit.JPG

[exile]

Nu kan jag inte så mycket om kärn-minne men om du använder en 4-16 decoder så kan du inte välja X och Y samtidigt vilket man bör antar jag? (Antar att det är en test med 4x4 kärnor?)
Som jag förstår så behöver du en decoder till varje "axel" (delvis en till X och en till Y).

En krets som jag tror passa bra till jobbet är 74HC4051 den har 3-8 decoder, och med en inventerare samt en till 74HC4051 kan man ganska enkelt få till 4-16 decoder.
Dessutom är icke valda utgångar i hög impedans "läge" så att man kan skippa 74HC125 på utgången från decodern.

[Magnus_K]

Vad dyrt det hade blivit om jag inte hade haft er...

Har varit på väg att svara dig några gånger men kände att jag inte riktigt förstod vad du syftade på.
Nu när skägget fått jobba lite till så har man ju nästan lust att banka huvet väggen. Självklart har du helt rätt och det var ju givetvis därför också anders_bzn pratade om två 2-4 avkodare och inte en 4-8 eller så.
Vet inte varför men jag fick för mig att jag kunde ställa alla utgångar till önskad state, oavsett antal... Men då pratar man ju mer skiftregister.

Får se om det blir typ 3 st 2-4 avkodare eller endast två med lite andra grindar. Vill dock försöka hålla ner antalet IC:s.

Nu ska jag läsa databladen till kretsarna du tipsade om och väga in det alternativet också. Tack än en gång exile!

EDIT: På tal om skiftregister. Varför inte bara köra det mot drivstegen direkt? Flera 595:or kan seriekopplas och två separata klockor så data mellan µC och skiftregistret kan ju fräsa på i väldans fart medans man har en "minnesklocka" som tickar ut data i rofull takt.. Mer läsning krävs...

[exile]

Tänk på att man inte kan välja vilken utgång på 595 som ska vara högimpedans vilket kräver typ 125 för att få önskad funktion.

Sedan vet jag inte målet med att bygga ett kärn-minne om det bara är att lära sig, men det kan vara kul sedan du har byggt färdigt minnet att kunna använda det till ett annat projekt som en enkel cpu som exempel. Och då antar jag att en enkel addressbus + databus är enklare att hantera än en "spi" med massa konstigheter? (plus att det kan vara kul att lära sig om digital teknik)

Men det är min personliga åsikt

[lillahuset]

Det här måste nog klassas som läropengar/kul grej/nostalgi.

[Magnus_K]

@exile:
Eftersom jag tydligen föddes trög så hoppar jag det här med "riktiga" data och adress-bussar just nu.
Du har rätt att det inte fungerar med skiftregistren heller och nu börjar jag tröttna.

I mitt lilla lager så har jag några 125:or och 126:or så jag försöker få ihop något med en µC direkt till drivstegen eller någon 125:a som buffer istället. Många pinnar blir det men då kanske jag kommer någonstans i alla fall.

Tack till er som hjälpt till!

@lillahuset:
Exakt så.

[exile]

@exile:
Eftersom jag tydligen föddes trög så hoppar jag det här med "riktiga" data och adress-bussar just nu.
Du har rätt att det inte fungerar med skiftregistren heller och nu börjar jag tröttna.

I mitt lilla lager så har jag några 125:or och 126:or så jag försöker få ihop något med en µC direkt till drivstegen eller någon 125:a som buffer istället. Många pinnar blir det men då kanske jag kommer någonstans i alla fall.

Det lätt att tänka fel det är mänskligt, det gör vi alla någon gång

Om du använder uC så behöver du troligt vis inte någon 125/126 efter som de flesta uC kan man välja om I/O ska vara Ingång eller utgång

[lillahuset]

Det där var ett extremt fall av särskrivning.

[Magnus_K]

@exile:
Precis! Det var så jag tänkte i och med I/O:rna är just tri-state. Det jag vägt in är att använda en buffer emellan ändå för att skydda min µC lite. Det är ju trots allt jag som ska koppla och programmera, då kan allt hända.
Vi får se, förhoppningsvis kommer det lite uppdateringar snart. Många tokiga ideér.