Ja, så kan man väl säga. Men jag anser att grafen inte är applicerbar för PWM-styrning. Om switchningen tar 10ms är du ute på djupt vatten. Jag har inte kikat på gatecharge på den aktuella transistorn, men jag gissar att även om gaten drivs av en vanlig I/O från en liten Atmel kommer switchförloppet bara ta några us på sin höjd.
Effektutvecklingen blir grovt: Rds_on*I^2 + f_pwm*t_switch*U*I
t_switch borde i runda slängar vara Qg / hälften av strömmen som din I/O ger.
Eftersom att din transistor tål 100A, har den antagligen rätt hög gatecharge (Qg), så t_switch blir lång. Jag tror att förlusterna blir lägre med en transistor med lägre gatecharge (och högre Rds_on, d.v.s).
Logic level MOSFET's
Re: Logic level MOSFET's
Typiskt ~20nC vid Vgs på 4.5V (Vds 50V och 10A) får anses tämligen lågt och i detta fall lär det inte vara något problem med så låg ström som ska switchas och det vid låg frekvens.
Re: Logic level MOSFET's
Nä jag försökte bara läsa av vad grafen visar, därav 10ms 
tror det blir lite jobbigt om min takbelysning blinkar i den takten 
100A är helt vansinnigt mycket högre än jag behöver. Håller på att titta i datablad för att lära mig vad jag ska titta på, räkna ut osv för att sedan hitta en som passar för givet ändamål.
Men det ger ju resultat Du skriver om gate charge Qg och en annan formel för uträkning av effektutveckling än jag sett tidigare så det ger mig mer att gå på och läsa vidare om
Qg är alltså gatens kapacitans och ju lägre den är ju snabbare når man gate threshold och tillbaks till GND?
I din formel, vilken storhet är det för f_pwm och t_switch? om vi tar ett exempel med en mosfet som har Rds_on på 0,012 Ohm vid Vgs = 5V och Id = 1,7A samt har t_switch = 0,001s vid Id = 1,7A och jag har en f_pwm på 100Khz samt Vds = 40V.
Blir det då 0,012*2,89 + 100 000*0,001*40*1,7 = 0,03468 + 6800 = 6800,03468
Om det är i hela watt är jag illa ute
tror det blir lite jobbigt om min takbelysning blinkar i den takten 100A är helt vansinnigt mycket högre än jag behöver. Håller på att titta i datablad för att lära mig vad jag ska titta på, räkna ut osv för att sedan hitta en som passar för givet ändamål.
Men det ger ju resultat
Du skriver om gate charge Qg och en annan formel för uträkning av effektutveckling än jag sett tidigare så det ger mig mer att gå på och läsa vidare om Qg är alltså gatens kapacitans och ju lägre den är ju snabbare når man gate threshold och tillbaks till GND?
I din formel, vilken storhet är det för f_pwm och t_switch? om vi tar ett exempel med en mosfet som har Rds_on på 0,012 Ohm vid Vgs = 5V och Id = 1,7A samt har t_switch = 0,001s vid Id = 1,7A och jag har en f_pwm på 100Khz samt Vds = 40V.
Blir det då 0,012*2,89 + 100 000*0,001*40*1,7 = 0,03468 + 6800 = 6800,03468
Om det är i hela watt är jag illa ute
Re: Logic level MOSFET's
Min formel var väldigt grov, men borde ge ett hum, åt det större hållet. De andra formlerna du sett ger säkert ett resultat närmare verkligheten.
Storheterna har SI-enheter. Qg är inte kapacitans, utan laddning, och har enheten Coulomb.
Borre skrev Qg = 20nC. Med en I/O som kan ge runt 20mA, blir switchtiden alltså grovt 2us.
Du har räknat rätt på switchförlusterna, men använt en väldigt hög switchfrekvens tillsammans med en väldigt långsam switchtid. T.ex. har du 100ggr längre switchtid(1ms) än hela PWM-perioden (10us), så det är omöjligt. Förhållandet bör väljas tvärtom, d.v.s att switchtiden är omkring några procent av perioden, d.v.s hundratals nanosekunder i det här fallet.
Ifall du vill switcha i hundra kHz rekommenderar jag en riktig gate-driver på 10-12V, för med så snabba switchtider som krävs kommer kapacitansen mellan drain och gate ställa till det ifall du bara har en klen logikssignal.
Storheterna har SI-enheter. Qg är inte kapacitans, utan laddning, och har enheten Coulomb.
Borre skrev Qg = 20nC. Med en I/O som kan ge runt 20mA, blir switchtiden alltså grovt 2us.
Du har räknat rätt på switchförlusterna, men använt en väldigt hög switchfrekvens tillsammans med en väldigt långsam switchtid. T.ex. har du 100ggr längre switchtid(1ms) än hela PWM-perioden (10us), så det är omöjligt. Förhållandet bör väljas tvärtom, d.v.s att switchtiden är omkring några procent av perioden, d.v.s hundratals nanosekunder i det här fallet.
Ifall du vill switcha i hundra kHz rekommenderar jag en riktig gate-driver på 10-12V, för med så snabba switchtider som krävs kommer kapacitansen mellan drain och gate ställa till det ifall du bara har en klen logikssignal.
Senast redigerad av bearing 24 januari 2014, 15:33:09, redigerad totalt 1 gång.
Re: Logic level MOSFET's
Vad rörigt det här blev.. 
En enkel transistor ska switcha i en relativt låg frekvens.... säg 200 Hz, Om vi antar att omslagstiden på 2 µs är någorlunda riktigt, så blir ju switchförlusterna troligtvis försumbara (0.03 watt enligt den formeln ni angav), samt förlusten för kontinuerlig ström ca 0.04 watt.... alltså helt utan något som helst problem.
En enkel transistor ska switcha i en relativt låg frekvens.... säg 200 Hz, Om vi antar att omslagstiden på 2 µs är någorlunda riktigt, så blir ju switchförlusterna troligtvis försumbara (0.03 watt enligt den formeln ni angav), samt förlusten för kontinuerlig ström ca 0.04 watt.... alltså helt utan något som helst problem.
Re: Logic level MOSFET's
Jag vet inte varför han skrev 100kHz. Han behöver ju helt klart beskriva sin plan bättre. Men helt orimligt är det ju inte ifall han t.ex. ska switcha en liten induktans så snabbt att den ger lysdioderna likström med lågt rippel.
200Hz förutsätter väl att strömmen är begränsad med t.ex. en resistor, och att PWM bara används för att dimmra.
200Hz förutsätter väl att strömmen är begränsad med t.ex. en resistor, och att PWM bara används för att dimmra.
Re: Logic level MOSFET's
Ah, är lite seg såhär en fredagseftermiddag och tänkt C som i Capacitance
100Khz var bara något jag drog till med. Skulle tro att det är lite väl mycket för en LED panel. Målet är bara att kunna ta foton och filma utan att få ränder när man dimmat LED panelen.
100Khz var bara något jag drog till med. Skulle tro att det är lite väl mycket för en LED panel. Målet är bara att kunna ta foton och filma utan att få ränder när man dimmat LED panelen.
Re: Logic level MOSFET's
För att slippa ränderna helt behöver elektroniken ge likström till lysdioderna. Är det p.g.a blinket du gör egen elektronik?
PWM-frekvens 10-100ggr snabbare än kortaste slutaren du kommer använda borde funka för det mesta. Men om något skulle röra sig snabbt genom bilden, och kameran har CMOS-sensor med rullande slutare, kommer man kunna se blinkets effekter på det rörliga objektet.
PWM-frekvens 10-100ggr snabbare än kortaste slutaren du kommer använda borde funka för det mesta. Men om något skulle röra sig snabbt genom bilden, och kameran har CMOS-sensor med rullande slutare, kommer man kunna se blinkets effekter på det rörliga objektet.
Re: Logic level MOSFET's
Främsta skälet till att jag gör egen elektronik är att de dimmers jag fick med mina två 65W LED paneler ej går att sync:a vill kunna kontrollera flera paneler (fler än 1st) med en fjärrkontroll. Man fick med en fjärr till varje kontroller och även om det faktiskt går att kontrollera båda med samma fjärr så är den otroligt riktkänslig och det kommer garanterat inte fungera smidigt. Som en bonus tänkte jag att man kanske kunde slippa ränder när jag fotograferar något med mobilen osv. Men egentligen spelar det ingen roll då jag bara kan dra upp till 100% på panelerna vilket jag antagligen gör ändå för att få bättre bilder.
Re: Logic level MOSFET's
Till ett annat project där jag behöver en mosfet för att PWM switcha 15V och 15A max har jag kört lite simuleringar med NXP's SPICE simulator för deras mosfet: PSMN9R8-30MLC "Effektutvecklingen blir grovt: Rds_on*I^2 + f_pwm*t_switch*U*IBorre skrev:Typiskt ~20nC vid Vgs på 4.5V (Vds 50V och 10A) får anses tämligen lågt och i detta fall lär det inte vara något problem med så låg ström som ska switchas och det vid låg frekvens.
t_switch borde i runda slängar vara Qg / hälften av strömmen som din I/O ger."
Enligt graferna i PDF:en som jag bifogat så borde ovan formel ge:
I=15A, Rds_on=12mOhm, f_pwm=50kHz, t_switch=50ns, U=15V, Iio=20mA
t_switch= 7/0,01 = 700? Jag avläser grafen i PDF:en och tycker den visar runt 50ns t_switch.
0,012*225 + 50000*0.00000005*15*15
2,7 + 0,5625
Svar: 3,2625W
Sänker jag f_pwm till 2000Hz blir resultatet: 2,7225W vilket jag anser vara lite väl mycket.
Har svårt att hitta en mosfet med lägre Rds_on än runt 12mOhm som uppfyller övriga krav. Denna har dessutom väldigt låg kapacitans om jag sorterat och sökt rätt på digikey dvs.
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Re: Logic level MOSFET's
Anledningen till att det skiljer i omslagstid är ju att du simulerat med 10 ohm gate-resistans, vilket ger en toppström på 500mA med 5V. Det är alltså mycket mer än toppströmmen 20mA du räknat med att AVR-pinnen kan ge.
Som jag skrev tidigare: Ifall du ska switcha med hög frekvens (och med höga strömmar), då duger inte en vanlig utgång från en AVR. Då behöver du använda en rejäl gate driver, d.v.s en som kan ge minst 1A. Du skrev i den andra tråden att matningen är 15V, d.v.s du har en lämplig spänning att mata gate drivern med. Använd en MOSFET som inte klarar logiknivåer. Ju högre tröskelspänning, ju bättre. För när höga strömmar switchas snabbt, då kommer Qgd, samt benens induktans, göra att gatespänningen dras några volt upp och ned under omslaget. Ifall tröskelspänningen är låg, innebär det att transistorn kommer slå på/av flera gånger under omslaget, vilket skapar massor med värme. Kolla ifall deras simulator kan simulera detta.
"Effektutvecklingen blir grovt: Rds_on*I^2 + f_pwm*t_switch*U*I"
Jag vill korrigera detta till duty*Rds_on*I^2 + f_pwm*t_switch*U*I
D.v.s med låg duty blir det proportionellt mindre ledningsförluster. Den andra sidan av bryggan (diod eller MOSFET) får ledningsförlusten*(1-duty).
Som jag skrev tidigare: Ifall du ska switcha med hög frekvens (och med höga strömmar), då duger inte en vanlig utgång från en AVR. Då behöver du använda en rejäl gate driver, d.v.s en som kan ge minst 1A. Du skrev i den andra tråden att matningen är 15V, d.v.s du har en lämplig spänning att mata gate drivern med. Använd en MOSFET som inte klarar logiknivåer. Ju högre tröskelspänning, ju bättre. För när höga strömmar switchas snabbt, då kommer Qgd, samt benens induktans, göra att gatespänningen dras några volt upp och ned under omslaget. Ifall tröskelspänningen är låg, innebär det att transistorn kommer slå på/av flera gånger under omslaget, vilket skapar massor med värme. Kolla ifall deras simulator kan simulera detta.
"Effektutvecklingen blir grovt: Rds_on*I^2 + f_pwm*t_switch*U*I"
Jag vill korrigera detta till duty*Rds_on*I^2 + f_pwm*t_switch*U*I
D.v.s med låg duty blir det proportionellt mindre ledningsförluster. Den andra sidan av bryggan (diod eller MOSFET) får ledningsförlusten*(1-duty).
