
Jag famlar lite efter halmstrån här... Någon mer erfaren får bekräfta eller dementera om jag har rätt.
Blir resultatet det samma om du simulerar med "ideala" komponenter som om du simulerar med "verkliga" komponenter.
Det enda jag kan komma på är att "icke ideala" komponenter har ett "fel" som skapar detta.
Det vill säga:
1. C2 har ett "läckage" dvs. laddar ur sig självt.
2. OP-Ampen har en intern offset. (Har du förvisso trimmat)
3. "Läckström"/bias ström på OP-Ampens ingång.
Prova att byta C2 till något bättre. (Mina kunskaper här är dåliga. Kanske högspänningskondensatorer (kV klassen) av plastfilm.)
Prova att byta OP-Ampen till något med FET-ingångar och trimma offsetten.
Om du låter integratorn gå och noggrant mäter utspänningen medan du trimmar offsetten; kan du då få integratorn att "stanna"?
Till slut kanske du ska fråga dig själv hur lång tid behöver du "lagra" spänningen? Kan du läsa av den oftare, och kanske summera i en μC?
Edit1: rehnmaak hann före.
Edit2: Tillägg om hur trimma offsetten.
Edit3:
För att ytterligare förbättra borde du således utesluta R1 också. (Utöver mina förslag ovan.)rehnmaak skrev:EDIT: Med den kopplingen kommer även input offset att driva en ström genom R1+R2 vilket bidrar till felet.
PS. Till alla paragrafryttare: Starta inget "flame" nu. jag vet att det är emot reglerna att citera föregående inlägg. Men jag tycker att det blir tydligare i det här fallet.
Och JA! JAG HAR LÄST FLERA STORMAR I ÄMNET TIDIGARE!!!