Utrusting för VHDL-programmering

[sodjan]

Right, "minnesbus", "RAM"...
Var det inte (vanlig) AVR som det hela handlade om ?

[AAVE]

Nej, det var *du* som tog upp AVR, och det *finns* faktiskt AVR med extern minnesbus. Fast jag erkänner att det är mycket vanligare med ARM.

Hur som helst, detta är en rätt vanlig uppsättning. Jag kikade på utvecklingskorten jag har på jobbet och hittade ett med ARM9 från Cirrus Logic där AMBA bussen är kopplad till en Altera MAX-II och ett annat kort med Atmel XMega där minnesbussen (som Atmel kallar för EBI: External Buss Interface) går till en Xilinx CPLD. XMegan är faktsikt kopplad till en display (en vanlig fyra raders display) via CPLDn.

[sodjan]

AAVE> Nej, det var *du* som tog upp AVR,

Alltså, så himla stor är ju inte tråden så att du skulle kunna kolla upp
en så enkel sak som att det var Foffe_87 (alltså trådskaparen själv)
som redan i sitt andra inlägg först nämnde AVR :

> För avr-processor + programmerare (isp) har jag redan fixat.

Du är ute och cycklar med dina ARM9'or och minnesbussar. Lägg ner
och låt Foffe_87 beskriva vad det är för "display" som han har funderat
på. Jag hävdar fortfarande att om det avser vanliga HD44780 modeller
så är extra kretsar overkill, om det inte är för ett rent studiesyfte, så klart.

[AAVE]

oj oj oj! har man sett? en sodjan som inte erkänner han kanske har haft lite fel?? holy crap, det har jag *aldrig* sett förut. Sodjan, det verkar som du blir väldig defensiv så fort man nämner något du inte känner till. Snälla, kom ut ur bubblan!

Vi pratar om FPGA/CPLD och vad den kan användas till. Eftersom jag till skilland från dig arbetar med FPGA på dagarna mellan 8 och 17 ville jag berätta för dig hur det fungerar ute i den riktiga världen. Vill du inte köpa det, gör inte det då. Men kom inte och bestäm för alla andra i tråden hur det ska fungera.

För helvete, jag säger att jag *har* ett sådant AVR kort framför mig och du vägrar ändå acceptera det?

[blueint]

AAVE, Vilka FPGA chips jobbar du med?

[AAVE]

Jag har jobbat med FPGA från de fyra stora (Xilinx, Altera, Lattice och Actel). Fär många år sen jobbade jag med CPLD och PAL och dylik, mest som "glue logic" till sånt som jag redan nämnt i den här tråden.

Favoriten just nu är Altera Cyclone II och III

[blueint]

Vet du hur kinkig Xilinx Spartan's är på matningsspänning?, dvs duger en enkel buck regulator?
Och om man matar Vccint (1,2V) före Vccaux, har du någon koll på exakt hur stor spik man får?

[AAVE]

Hade du tänkt att ha en regulator kedja med 3.3 till VCCO -> 2.5 till VCCAUX -> 1.2 till VCCINT? Har du en större FPGA eller frekvens över 50 MHz föreslår jag att du isolerar dessa från varandra.
Jag måste erkänna att jag är rätt kass på sånt. Föreslår att du Kikar på Apllication Notes från Linear Technology och Xilinx om ämnet.

edit:
glömde skriva det viktigaste: tyvärr är alla spartan kretsar rätt "kinkiga" vad det gäller matningsspänning. så överdimisionera gärna!

[blueint]

Tänkte mata ett gäng buck-dc/dc med 12V eller 5V, som i sin tur matas av en flyback.

[Foffe_87]

När jag nämner display har jag det som ett exempel. ett exempel är då om man skickar binärt tal från procrssorn via någon avkodare till en 7-segments-display för att spara på benen på processorn. nu vet jag att det redan finns sådana avkodare men det kan ju komma liknande fall där det inte finns någon färdig avkodare utan man måste göra en egen.

I detta fall tänkte jag att man borde skaffa någon CPLD och programemra med vhld, men jag vet inte vad som är lämpligt att skaffa då för att få det ekonomiskt och samtidigt kunna ha flera CPLDer till olika aplikationer.

[bearing]

Ett alternativ för att lösa just problemet i exemplet är att använda ett seriellt till parallellt shiftregister, eller helt enkelt välja en större uC. Båda lösningarna är sannolikt billigare och enklare än att använda CPLD.

[AAVE]

Vi gjorde ett projekt för länge länge sedan där en processor (4040 eller 6800 eller vad den nu kan ha varit) kopplades till en PAL/PLD som i sin tur var kopplad till (bland andra) RAM, ROM, PIA och ett gäng 7seg displayer. När processorn skrev till en viss address så visades det automagisk på rätt 7seg display. PALen var även inblandad interrupthantering och boot from ROM.

På den tiden var detta ekonomiskt gångbar då det var antalet ben på CPUn som bestämde priset på den. Idag skulle man få sparken för sånt

[AAVE]

Jag håller med om att en FPGA/CPLD inte är optimalt för alla projekt. Men grejen med programbar logik är just det att du kan programmera om den till olika ändamål. Ok, back on topic:

Du kan köpa en liten CPLD för vad en större AVR/PIC skulle kosta dig:
http://futurlec.com/Xilinx.shtml

såna här gamla kretsar kan oftast programmeras med en vanlig "parallell" programmerare som du kan bygga själv:
http://www.sparkfun.com/commerce/produc ... ts_id=8460

[sodjan]

> ...via någon avkodare till en 7-segments-display...

OK. Jag vidhåller fortfarande att FPGA, CPLD eller annan liknande programerbar logik är lite overkill för detta.

*OM* det inte är för rent studiesyfte, då det ju inte spelar någon större roll om det är vettigt eller inte
bara man lär sig något...

Men frågan i första inlägget var "Är det lämpligt med någon VHDL-krets i detta fall?" och i
så fall kan nog svaret bara vara "nej", nu när det har förtydligats vad "display" var för något.

[Foffe_87]

Ett alternativ för att lösa just problemet i exemplet är att använda ett seriellt till parallellt shiftregister, eller helt enkelt välja en större uC. Båda lösningarna är sannolikt billigare och enklare än att använda CPLD.

Har nu hör det på annat håll med så det tror jag kan vara en bra lösning att testa.
Annars undrar jag om detta är nått att ha LÄNK det verkar ju billigt och bra för enklare applikationer

Men frågan i första inlägget var "Är det lämpligt med någon VHDL-krets i detta fall?" och i
så fall kan nog svaret bara vara "nej", nu när det har förtydligats vad "display" var för något.

Det var mer som ett exempel. jag tänkte kanske ha något mer avancerat senare än en sådan display. tex ska jag göra ett styrsystem för växlar och signaler för modelltåg och då kommer det bli mkt olika signaler som belastar processorn