Backup av logikprogram

[säter]

#8bitars minne flätad adressering:
4-bitar OP-kod, 12-bitars I/O adressering: 4096 in och utgångar, varje programmrad upptar 2byte#

I mitt fall skulle man även kunna gissa att det är flätat, 4-bitar OP-kod, 8-bitars I/O adressering.
4-bitar skulle då bli tomma bredvid varje OP-kod.
256 in och utgångar, varje programmrad upptar 2byte.

Hur fungerar det här med flätad adressering?
De två byten måste ju ligga på olika adresser, men hämtas av samma instruktion på en klockcykel.

Här är en bild som jag tror vart hyffsad.

2012_03290308.JPG

[säter]

Jag har gjort en lista på samtliga IC-kretsar på kortet.
De är numrerade, A-F 1-11, enligt placering på kortet.

Jag har även påbörjat ritningen av ledningmönstret på framsidan.
Inte helt lätt med komponenterna kvar på kortet.
Det blir väldigt lätt parallaxfel när man har foton som förlaga.

Kod: Markera allt

A1  SN7404N     Inverterare x 6
A2  HD74LS138P  Demux 3 - 8
A3  SN74LS259N  Adresserbar Latch 3 - 8
A4  SN74LS51N   AND-or-Invert grind x 2
A5  SN74LS280N  9-bit udda/jämn-paritet generator
A6  SN74LS280N  9-bit udda/jämn-paritet generator
A7  AM9102BPC   Statiskt RAM-minne 1024 x 1 (sockelmonterad 2102)
A8  TC4020BP    14-stage Ripple-Carry Binary Counter (sockelmonterad 4020)
A9  TC4020BP    14-stage Ripple-Carry Binary Counter (sockelmonterad 4020)
A10 SN74LS74AN  Dual D-type flip-flop
A11 SN7400N     NAND-grind x 4
B1  SN7404N     Inverterare x 6
B2  SN7404N     Inverterare x 6
B3  HD74LS138P  Demux 3 - 8
B4  SN74LS158N  Mux 2 - 1 x 4
B5  SN74LS158N  Mux 2 - 1 x 4
B6  SN74LS158N  Mux 2 - 1 x 4
B7  SN74LS00N   NAND-grind x 4
B8  SN74LS00N   NAND-grind x 4
B9  DM7410N     3-Input NAND-grind x 3
B10 SN74LS74AN  Dual D-type flip-flop
B11 SN74LS51N   AND-or-Invert grind x 2
C1  SN74LS04N   Inverterare x 6
C2  SN74LS04N   Inverterare x 6
C3  SN74LS04N   Inverterare x 6
C4  SN74365AN   Buss-drivare 3-state x 6
C5  SN74365AN   Buss-drivare 3-state x 6
C6  SN74365AN   Buss-drivare 3-state x 6
C7  SN74LS02N   NOR-gate x 4
C8  SN74LS126AN Buss-buffer 3-state 
C9  SN7404N     Inverterare x 6
C10 SN7402N     NOR-gate x 4
C11 SN7410N     NAND-grind x 3
D1  MB8518H     Eprom 1024x8 (sockelmonterad ROM-0U)
D2  MB8518H     Eprom 1024x8 (sockelmonterad ROM-1U)
D3  MB8518H     Eprom 1024x8 (sockelmonterad ROM-2U)
D4  MB8518H     Eprom 1024x8 (sockelmonterad ROM-3U)
D6  Ledig       (sockelmonterad ROM-4U)
D7  SN74LS74AN  Dual D-type flip-flop
D8  SN74LS04N   Inverterare x 6
D9  MC14500B    Processor 1-bit (sockelmonterad)
D10 TC4050BP    Buffer/Converter x 6 (sockelmonterad)
D11 SN74LS02N   NOR-gate x 4
E7  HD74LS138P  Demux 3 - 8
E8  SN74161AN   4-bit synk räknare
E9  SN74161AN   4-bit synk räknare
E10 SN74161AN   4-bit synk räknare
E11 SN74161AN   4-bit synk räknare
F1  MB8518H     Eprom 1024x8 (sockelmonterad ROM-0L)
F2  MB8518H     Eprom 1024x8 (sockelmonterad ROM-1L)
F3  MB8518H     Eprom 1024x8 (sockelmonterad ROM-2L)
F4  MB8518H     Eprom 1024x8 (sockelmonterad ROM-3L)
F6  Ledig       (sockelmonterad ROM-4L)
F7  SN74LS04N   Inverterare x 6
F8  SN74LS04N   Inverterare x 6
F9  SN74LS04N   Inverterare x 6
F10 SN7417N     Bufferkrets x 6
F11 SN7417N     Bufferkrets x 6

[pflodin]

Reverse engineering på en Niigata PLC, å jag som trodde att jag var överambitiös ibland.........Om den skulle packa ihop så har vi nog degerfors gamla kretskort i nån pall på jobbet, tror inte vi kastat allt sånt än... jag skulle oroa mig mer över den uråldriga fanuc sjuan....

/Peter

[säter]

Degerfors-PLC'n kan jag gärna överta om priset är skäligt.

7-or har jag 2st i reserv, så där klarar jag mig nog.

När ni byter system, t.ex. som som på Degerfors-maskinen, hur löser man programmeringen av den nya PLC'n?
Den gamla är ju inte mycket att gå efter.

Du som har koll på de här gamla maskinerna, vet du någon som är mogen för sin "sista flytt"?
Jag skulle vilja ha en reservdelsmaskin, men har inte lyckats hitta någon.
Jag missade 2st som hann gå på skrot. Jag var en månad för sen.

[pflodin]

Hur vi löser det där med PLC programmet? Jo vanligen så tar jag mig en ordentlig titt på maskinen och elritningen å sen skriver jag ett nytt PLC.
En HN maskin är ju inte hjärnkirurgi att programmera PLCn till.

Om du har missat två maskiner som skrotats plus din det blir tre, kan inte finnas så många fler med magasinet på tvären.....

Ska kolla var degerfors PLCn tog vägen..

/Peter

[säter]

Nu har har jag ritat av ledningsmönstret på framsidan så gott det går.
Ingen av de föreslagna metoderna fungerade bra, så det vart att handrita med AutoCad.

Man blir inte så mycket klokare i väntan på att baksidan blir ritad.
Man kan dock se, att en pinne på Eprommen är inte parallellkopplade som de övriga.
Det är CS, så långt verkar det i alla fall "normalt".

2709.pdf

[säter]

Jag har lättat lite på kortet och tagit några bilder från baksidan.
Så pass att jag kan påbörja ritningen av mönstret.
Som delmål har jag försökt reda ut de fyra linorna till OP-koden.
Dessa går som förväntat mellan processorn och Epromen.
Det sitter en bussdrivare emellan, Epromet kanske inte orkar driva ingångarna på processorn?

Ledningarna förgrenar sig åt ytterligare två håll, en till fyra stycken lysdioder via en inverterare.
Den andra förgreningen går till en paritetsgenerator.
Vad kan denna ha för funktion ihop med OP-koden? Det lyckas jag inte gissa mig till.

En del av ledningar och anslutningar på framsidan försvinner under kretsar, så där får det bli lite kvalificerad gissning.
Jag har ritat två blåa cirklar på ritningen med de ändar jag tror är sammanbundna.

Ledningarna verkar enbart gå till den övre raden av Eprom.
Några förbindelser till den undre raden hittar jag inte.
Det tyder på att minnet kanske är organiserat enligt nedanstående.

Clipboard01.jpg

Här är en förenklad ritning med enbart ledningarna till OP-koderna.
Jag har ritat blåa förbindningar mellan kretsarnas in- och utgångar, så det ska bli lite lättare att följa ledningarna.

OP-code.pdf

[swesysmgr]

Den andra förgreningen går till en paritetsgenerator.
Vad kan denna ha för funktion ihop med OP-koden? Det lyckas jag inte gissa mig till.

En gissning är att de lagrat en paritetsbit ihop med varje dataord i EPROM-minnena. Den jämförs med den beräknade och stämmer de inte så varnar systemet och stannar.

[säter]

Det skulle i sådana fall "gå åt" en femte bit i Epromet.
Eller tänker jag helt galet?

[säter]

Jag tror jag lämnar paritetsfunderingarna tillsvidare.
Det kanske ger sig självt så småningom.

Jag håller nu på att reda ut adressledningarna till Epromen.
Adresserna verkar genereras av 4st sammankopplade "4-bit synk räknare", SN74161AN.

Jag är inte helt på det klara hur denna krets fungerar.
Det vore snällt om någon kunde förklara.

Clipboard01.jpg

[sodjan]

Bilder verkar vara "klippt" ur databladet och där finns ju även svaret.
http://www.ti.com/lit/ds/symlink/sn74161.pdf
I princip en räknare 0-F med lite styrsignaler (clock, reset o.s.v).

[säter]

Jag har läst, men inte förstått helt.
Jag är för dålig på digitalteknik helt enkelt.

A - D, borde vara de binära räknarutgångarna.
Vcc och Gnd är givet.
CLK borde vara ingång för klockpuls.

Qa - Qd, här var det värre.
Är det ingångar för ett binärt startvärde på räknaren?

RCO ?
CLR ?
ENP ?
ENT ?
LOAD ?

[AndLi]

A-D är ingångar
QA-QD är utgångar.

Alla nedan är ingångar
CLR sätter utgångarna till noll
LOAD sätter utgångarna till A-D värde

CLK räknar upp utgångarna ett steg

RCO är carry, alltså när räknare slår runt

ENP och ENT är enable pinnar för att den ska räkna, ENT aktiverar också RCO outputen.

[sodjan]

> Qa - Qd, här var det värre.
> Är det ingångar för ett binärt startvärde på räknaren?

Nej, det är utgångarna. Ingångarna heter A-D (eller Data A - Data D).

> RCO ?

"Ripple Carry Out". D.v.s viderakoppling till nästa räknare.

> CLR ?

"Clear". För att "cleara"...

> ENP ?
> ENT ?

"Enable". Av/på. kan man säga...

> LOAD ?

Laddar data på A-D till räknaren (och alltså till Qa - Qd).

EDIT: Fasen, slagen med en noslängd...

[säter]

Tackar för svaren.
Nu ska jag klura lite på hur kaskadkopplingen av dessa fyra fungerar.