Jag har fått backning på Vinga Fyr-lösningen.
Det finns tydligen enligt ovanstående video småblixtrar mellan huvudloberna, min "uppdragsgivare" vill att jag fixar det också annars är han (eller snarare hans vän som tagit videon) inte nöjd.
Så jag har nu gjort om konstruktionen så att man i princip kan lägga in hur många miniblixtrar man vill.
Jag har tagit vara på den utsökta Bulls-Eye genereringen som E Kafeman designade åt mig sen tror jag att man kan nyttja den vitala delen på det sättet jag nu gör i min nya design, men jag vet inte.
Någon får gärna rätta mig, klart är i alla fall att med min nya design kan man lägga in hur många mellanliggande miniblixtrar man vill.
Och när det kommer till ren digital design med diskreta digitala kretsar så vill jag passa på att skryta med att det inte är många som slår mig
Problemet med CPLD/FPGA är snarare att dess hårdvaruspråk är för korkat skrivna (gick t.ex inte att skapa en flanktriggad SR-vippa med ECS trots att Xilinx är ett företag vars produkter verkligen imponerar på mig) samtidigt är ECS och grind-cad bland det roligaste jag upplevt i modern digital värld, man behöver bara kunna lite digitalteknik så kan man som jag gjorde, cadda en hel CPU med enbart NAND-grindar
MVH/Roger
PS
Fick en del hjälp av folk på Xilinx forum för att komma i hamn, vissa delar kodades till slut i Verilog. Kan inte sluta skriva
![Very Happy :D](./images/smilies/biggrin.gif)
Jag har en CPU Rev B på gång. Haft det rätt länge nu. Löst planerad men innebär 6809-arkitektur med 100 gånger hastigheten! När jag fått byggt den ska jag bygga mig en egen dator och revolutionera världen med
seriöst användarvänliga program utan massa fjantiga och onödiga finesser
![Very Happy :D](./images/smilies/biggrin.gif)
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.