Backup av logikprogram

[säter]

Jag antar att det kräver att komponeneterna är bortlödda vid skanningen?

The disassembler can be use to read a Motorola-S files that can be produced by reading out a EPROM device using a programmer. The disassembler converts such files to MC14500 assembly code that will be understood by the mc14500 assembler.

Undrar om det där kan vara användbart?
http://www.linurs.org/mc14500.html

[TomasL]

Nä det är inte nödvändigt, men det beror ju på skannern, man kan ju fota kortet också, det är ju i princip samma sak.

[cosmox]

Tomas: Vad är det för program som har den funktionen (rev-eng)?

[TomasL]

EDWIN-XP, www.edwinxp.com.
Ett av de äldsta EDA-systemen på marknaden, dessutom ett svenskt sådant.

[JimmyAndersson]

Jag brukar ta kort på båda sidor av kretskortet.
Sedan in i Photoshop där jag spegelvänder det lager som är minst kritiskt, t.ex innehåller minst antal mångbeniga komponenter
och lägger lagren på varandra med lagom genomskinlighet.

Jag har använt den metoden på ett tiotal kort av olika former och det fungerar alltid.
Nackdelen är förstås att man måste spåra och rita schemat för hand,
men det brukar vara lite kul och gå hyfsat fort när man väl kommer in i det.


Jag följer förresten den här tråden med stort intresse. Fascinerande arbete!

[säter]

Personligen, mitt eda-system har en "reverse engineering" funktion, vilket innebär att jag kan plocka in bilder, till exempel ett inskannat kort, routa upp det, med bilden som förlaga, lägga dit komponenterna, och vips får jag ett färdigt schema.

"Handroutar" man ledningsbanorna med bilden som förlaga?
Eller är det någon slags automatik?

Jag har läst en del i hjälpavsnittet till EDWIN-XP, men det verkar lite tunnt med information om just detta.
Har du lust att ledsaga lite?

[TomasL]

Ja, man routar manuellt med bilden som förelaga.
Eftersom EDWIN annoterar både bakåt och framåt, får man per automatik ett schema av det hela.

[säter]

Efter vad jag kan se går adress och datalinjer till alla, alltså separeras de av -CS. (gissning men nog ganska rätt)
Alltså borde det vara relativt enkelt att traca -CE tillbaka till den 74138 krets de kommer ifrån och använda datalinjerna på den som expansion. På detta vis kan alla EPROM'en ersättas av ett enda med alla datan inne i rätt sekvens..

Är det någon som kan förklara för en rudis?
Jag fattar inte hur man kan "parallellkoppla" flera Eprom.
Det måste ju bli flera minnesplatser som får samma adress?

#alltså separeras de av -CS#
Och detta innebär?

[sodjan]

I princip alla pinnar kan kopplas ihop *utom* en/den pinne
som väljer vilken av dom som ska vara "vald" och aktivt driva
sina data-pinnar. Den pinnen brukar kallas "Chip Select".

[säter]

Tackar för svaret.
Det där tror jag jag förstod.

Hur kan det tänkas fungera när programmet är utbrett över flera minnen?
När programräknaren "slår om", väljs då ett nytt minne automatiskt från programräknaren?

För minnesadresserna måste väl vara desamma i alla minneskapslar?

[sodjan]

Ta ett enkelt exempel. Säg att vi har en programräknare med 10 bitar (= 1 K minne).
Säg sedan att vi har 4 st 256 bytes EPROM (d.v.s att de har 8 adress-pinnar!).

De lägsta adresspinnarna (A0-A7 sannolikt) går direkt till EPROM'arna parallellt.

De resternade 2 adresspinnarna (A8 och A9) går till en "1-av-4" dekoder som
väljer en utgång av 4 beroende på de 2 ingångarna. De fyra utgångarna (som
alltså enbart kan vara aktiva en åt gången!) går till de 4 "Chip Select" pinnarna
på minnena.

Ovanstående kan enkelt utökas med ytterligare logik för flera EPROM.

Notera att det fungerar *I princip* på samma sätt även i dagens datorer
där man har minne som består av mer än *1* fysisk krets, det måste
finnas något som känner av resterande adress-pinnar och väljer vilken
av kretsarna som ska "svara".

Överkurs:
Notera att det inte finns någon direkt anledning till att det är de *högsta*
adress pinnarna som används för CS-signalerna, det kan vara vilka adress
linjer som helst. Om man t.ex väljer de två lägsta (A0 och A1) så kommer
koden (om det är ett program i EPROM'arna) att byta EPROM för varje
adress.

[säter]

Du är duktig på att förklara Sodjan.

Jäkla smart lösning det där. Då sköter adresseringen val av minneskrets automatiskt.
Programräknaren slår alltså om först när alla minnen "spolats igenom"?

#Säg att vi har en programräknare med 10 bitar (= 1 K minne)#
Jag antar att du avser 1kb x bredden på minnet? T.ex. 1kbx8?

I mitt fall med 8st 1kBx8 Eprom, borde programräknaren ha 13 bitar, eller?
10 bitar plus 3 extra bitar för att välja rätt Eprom.

Jag läste i manualen till processorn ett exempel på minneskonfiguration.
Där är det en minneskrets som enbart innehåller OP-koderna.
Den andra I/O-adresserna.

I det fallet borde väl "Chip Select" vara aktiv på båda minnena samtidigt?
Här antar jag att dataledningarna inte är gemensamma.

Nu tror jag inte det är gjort så hos mig.
Jag vill bara verifiera att jag fattat rätt.

[sodjan]

> Jag antar att du avser 1kb x bredden på minnet? T.ex. 1kbx8?

Jag talar enbart om *adresseringen*, vad varje adress innehåller
spelar i princip ingen roll, det skulle kunna vara 4, 8, 16
eller något annat antal bitar. Men det är klart att det påverkar
antalet minnen som eventuellt sitter "bredvid varandra". T.ex
med 8 bitars minnen och 16 bitars "ord" så blir det två minnen
med gemensam "Chip Select".

> I mitt fall med 8st 1kBx8 Eprom, borde programräknaren ha 13 bitar, eller?
> 10 bitar plus 3 extra bitar för att välja rätt Eprom.

Ja, fast *processorn* har inget begrepp om att "välja EPROM". Den ser ju
aldrig hur/var det hela är lagrat. Processorn kan inte se någon skillnad
på 8st 1K EPROM och 1st 8K EPROM (som då har 3 adresslinjer mer).
Det är enbart en implementeringsfråga i hårdvaran.

> Där är det en minneskrets som enbart innehåller OP-koderna.
> Den andra I/O-adresserna.

Det låter som att man har separat adress-map för "I/O". Inte ovanligt (förr).
Ofta har då också processorn en extra pinne för att skillja på "minne" och "I/O".
Samt att det finns speciella instruktioner för I/O, kanske "IN" och "OUT"
eller liknande. Denna extra pinne kan t.ex gå till "Chip Select" på den tidigare
beskrivna "4-1 dekodern" så att inget EPROM alls väljs vid I/O operationer.

> I det fallet borde väl "Chip Select" vara aktiv på båda minnena samtidigt?
> Här antar jag att dataledningarna inte är gemensamma.

Som sagt, det finns normalt en extra styr-pinne på processorn för att skilja
mellan dessa två adressområden. Dataledningarna är med största sannolikhet
gemensamma, man styr bra vem som "pratar" på dom...

[säter]

#Det låter som att man har separat adress-map för "I/O"#

Det där sista hängde jag inte med på riktigt.
I/O-adress kanske är fel benämning. Jag är dålig på nomenklaturen här.
Operand kanske är ett bättre namn?

Clipboard01.jpg

Det bilden visar borde helt enkelt vara en "breddning" av minnet till 12 bitar?
Det borde ge plats för 1024 instruktioner, och 8 bitars bredd på "I/O Address Memory" borde ge möjlighet att adressera 256 in/ut-gångar?
Till dessa in/ut-gångar måste väl även Ram-minne och liknande anslutas?

Hur som helst, för innehållet i Eprom'arna ska gå att tyda, måste man tydligen ha 100% koll på minneskonfigurationen.
Det är ju som du säger, i värsta fall kan det hoppa mellan kretsarna för varje adress.

Clipboard01.jpg

[sodjan]

Ja, jag är för dåligt påläst på den specifika arkitekturen för att
kommentera den. Jag talade mer i generella termer...