just ja, nu föll poletten ner hos mig, man kan ju se RAM och ROM som separata adressrymder, bra tänkt! Jag tänkte hela tiden att jag bara hade 8 bitars adress som de delar på vilket ju skulle göra att de blir ganska små. Men nu när jag förstått detta så kommer jag göra som du föreslår och haka på en...

sådär, nu har jag postat det senaste: https://homebrewguy.wordpress.com/2015/ ... -4bit-cpu/
- Arkitekturbilden är uppdaterad
- Ändrade ISA efter MiaMs förslag
- La upp lite om min plan framöver

Fick till "mv IMM4, <REG>" i simulatorn imorse

ang display så skulle min "dröm" display vara ett fysiskt vred med 16 steg där varje steg motsvarar ett register, men vet inte hur jag skulle få till det utan ytterligare en buss...

Jag använder $ för att indikera att det är en 8-bit adress, # indikerar 4-bit värde, enda anledningen är att jag ska komma ihåg :D . Men precis, finns inte några "exotiska" adresserings modes, bara immediate, tänkte ett tag på att lägga till nån jmps som tar en relativ adress, men kom fram...

Gjorde ett första mer seriöst försök till ISA igår, tog bort många av de logiska funktionerna då samtliga kan skapas med en OR samt NOT. La till ett OUT register, kom ju på att man kanske vill koppla en display till datorn sen, detta görs på OUT registret med OUT funktionen La åxå till en ytterligar...

ah, du menar så, läste det som ett skämt att det är lika bra att resetta allt efter varje instruktion

men, precis som du säger, det första oanvända T-statet får resetta räknaren

Swech skrev:

Bra förslag med 4017 komponenten, men som det ser ut nu behöver jag "bara" 6-steg

Precis... då drar du sjätte utgången till reset på kretsen...

Swech

hoppas på att det inte ska behöva gå så snett i designen

@jesse, vilken intressant idé, kör man på det är det ju lätt värt att köra lite padding mellan instruktionerna! Jag tror dock jag behåller min design för enkelheten (ökar chanserna att det i slutändan blir en fungerande grejj).

Kör logisim http://www.cburch.com/logisim/
Tycker den funkar riktigt bra för att testa logiken

@MiaM jag hoppas det räcker, ger 16 instruktioner. Gjorde en ISA på mnemonik nivå och tycker jag fick med de flesta. Har två mov å en ld, sen de vanliga ALU instruktionerna (add, sub, and, xor, or, shr, shl), en jmp, push, pop, call å ret. Det som jag är lite osäker på är branch instruktioner, jag t...

Perfekt, jättebra tips! Sånna får det nog bli! Funderade på en "rep" instruktion men kom fram till att det behövdes ytterligare komponenter, med ditt tips blir det kanske helt trivialt. Näpp, inget RAM, tänkte mig lite som en microcontroller, nästa projekt så kanske det blir fler bitar å m...

@bearing, gjorde ett försök imorse i min simulator å det verkar fungera bra så kör på ditt förslag. Tack för hjälpen @Swech, microarkitekturen är enligt bifogad bild så borde klara sig med 4-bitar fast varje instruktion kommer ta mellan 2 och 6 klockcykler, tror jag kommer binda så att alla tar 6 kl...

@bearing, du har nog rätt, den smidigaste lösningen kanske helt enkelt är att låta första adress cykeln latchas in till ena bufferten å andra adressen till den andra buffern. Valet kan ju göras med en enkel mux och lite klister logik. Provar en sån lösning

@Swech, jag tog inte med de "gömda" registerna som är inblandade, jag har ett MAR (8-bit, memory adress register) ett IR (4-bit, instruction register) samt ett REG_SEL (4-bit, register select). Vad som händer är mv opkod -> IR på första clock ticket register code -> REG_SEL på andra clock ...

Hej, Jag håller på att funta på en 4-bits dator som jag tänkte bygga helt med 74-serie logik. Cpu'n har två interna bussar; adressbus på 8 bitar å en databuss på 4. Utöver detta finns 16 register r0-15 samt ett A som accumulator. Mitt problem är att jag vill kunna ladda register med värde från minne...