Sida 1 av 2

Transistorstrul vid genomsläppning av digital puls

Postat: 21 mars 2010, 09:01:51
av bos
Jag trodde jag löste ett problem nyss, men icke. Betrakta:

Kod: Markera allt

  +V     A        +V             B
   |     |        |              ?
  [R1]  [R2]      |              ?
   |     |        e              ?
   +-----+------b  (BC557, PNP)  ?????? Y
                  c              ?
                  |              c
                  +----[R3]----b  (BC547, NPN)
                  |              e
                  |              |
                [Last]           |
                  |             GND
                  |
                 GND
R1 = 10k, R2 = R3 = 4k7 (för ett bottna trissorna). "Last" är vad det låter som (motsvarar ett motstånd på 50k ca).

Tankegången är såhär:

Om ingång A är hög ska allt vara strypt. "Last" får ingen ström och Y ska oberoende av B's värde vara 0V. Detta fungerar - när 557 är strypt blir 547 strypt också.

När ingång A är låg ska utgången Y följa ingången B (Y = B, alltså). Här vet jag inte alls hur jag ska koppla, därav alla "?" på NPN-trissans kollektor. Jag provade först ett motstånd mellan kollektorn och B/Y, men eftersom trissan bottnar kommer Y att bli jordad oavsett B's värde. Flyttar jag Y till emitten blir det heller inte rätt.

Hur ska jag göra? Byta NPN mot PNP och tänka om?

Re: Transistorstrul vid genomsläppning av digital puls

Postat: 21 mars 2010, 09:36:51
av Icecap
Enkelt!

Ta en PNP (t.ex. BC557)

Data in på emitter

A (-Enable) in via ett motstånd på basen

Ut på kollekter, ha ett pull-down motstånd mellan kollektor och GND.

Re: Transistorstrul vid genomsläppning av digital puls

Postat: 21 mars 2010, 09:41:06
av prototypen
Om A är låg kommer Y att vara väldigt nära GND.

Är det inverterat du vill ha eller är det analogt.

Protte

Re: Transistorstrul vid genomsläppning av digital puls

Postat: 21 mars 2010, 09:52:32
av bos
A-signalen är alltså löst, det är B jag inte lyckas med. B-signalen är digital (etta eller nolla) och Y-signalen ska vara likadan (när A är låg, annars ska Y vara nolla hela tiden).

Re: Transistorstrul vid genomsläppning av digital puls

Postat: 21 mars 2010, 10:14:13
av prototypen
Bild


Så då?

Protte

Re: Transistorstrul vid genomsläppning av digital puls

Postat: 21 mars 2010, 10:15:49
av Icecap
Och dög mitt förslag inte?

Re: Transistorstrul vid genomsläppning av digital puls

Postat: 21 mars 2010, 10:47:50
av prototypen
Lessen IceCap men det tog en låååång stund innan JAG fattade hur du menade :|

Bild


Protte

Re: Transistorstrul vid genomsläppning av digital puls

Postat: 21 mars 2010, 12:14:54
av bos
Jag ber också om ursäkt, för inte heller jag förstod hur du menade Icecap. Nu när protte ritat schema blir det klarare. Jag ska genast testa detta.

Re: Transistorstrul vid genomsläppning av digital puls

Postat: 21 mars 2010, 13:00:52
av bos
Nu har jag testat och det fungerar inte som önskat, så jag misstänker att jag förklarat problemet dåligt. Jag försöker på nytt med en "sanningstabell" istället:

Kod: Markera allt

Ingångar      Resultat
A B           Y    "Last"
1 0           0    0 (strömlös)
1 1           0    0 (strömlös)
0 0           0    1 (får ström)
0 1           1    1 (får ström)
Delen "A och Last" är som sagt löst, en enda PNP-trissa fixar detta, men jag får inte till B och Y. Y ska vara 0 under alla omständigheter så länge A är hög, men när A är låg ska Y följa B och lasten ska få ström (några milliampere).

Re: Transistorstrul vid genomsläppning av digital puls

Postat: 21 mars 2010, 13:43:05
av xxargs
någonting liknande det här kanske?



Bild

skit också - gjorde misset att du vill ha aktiv '0' för '1' på utgången - men ovanstående bör i allafall ge ideer hur du kan lösa det - för mycket av lösningen bero på hur din last drivs och jordas!

Re: Transistorstrul vid genomsläppning av digital puls

Postat: 21 mars 2010, 14:12:18
av prototypen
Det var verkligen dåligt förklarat hur det skulle fungera, att det var 2 resultat som skulle visas kunde (du kläckt ur dig tidigare) om du förstår
Sanningstabellen avslöjade ju en hel del.

Bild


Protte

Spänningarna BÖR hålla sig under 5-6 volt, annars så behövs en diod på högra PNP transistorns bas + ett motstånd bas - emitter. (Om B är låg och A hög får man negativ spänning bas-emitter) (fast nu kommer någon och säger att det blir positiv spänning då det är en PNP, eller hur xxargs)

Re: Transistorstrul vid genomsläppning av digital puls

Postat: 21 mars 2010, 15:03:26
av bos
Jag erkände ju att det var dåligt förklarat, behöver inte salt i såren :D

Det sista schemat funkar prima. 'skåpet visar flanktider på 70-110ns och det ger mig fina marginaler till det övriga problemet. Tack för hjälpen.

Re: Transistorstrul vid genomsläppning av digital puls

Postat: 21 mars 2010, 15:05:42
av prototypen
Jaja, du har det inte så lätt som bor i Vänersborg

Protte

Re: Transistorstrul vid genomsläppning av digital puls

Postat: 21 mars 2010, 15:13:15
av bos
Och med det vill du säga vadå?

Re: Transistorstrul vid genomsläppning av digital puls

Postat: 21 mars 2010, 15:21:14
av Icecap
Tror att Prutte glömte en smiley

Eller kanske han tänkar på den stundande vårflod?