Svenska ElektronikForumet

Jag felsöker en SMPS (som egentligen inte är mitt område) i ett nätaggregat och nu känner jag att jag nått vägs ände då jag inte har några fler idéer.

Det jag gjort hittills:

* Lött loss alla vitala komponenter (likriktare, MOSFET, dubbeldioder, transformator), mätt och konstaterat att alla är intakta.
* Strömsatt nätdelen och konstaterat att det finns spänningar fram till och med transformatorn, men tomt på sekundären
* Insett att gate-spänning till choppern är 0V.

Databladet till TL3842P säger på första sidan: "The output stage, suitable for driving N-channel MOSFETs, is low when it is in the off state", och det är precis detta jag mäter upp på utgången; det finns ingenting alls där. Jag köpte hem en ny TL3842P och bytte, men symptomen är desamma. Om UVLO (undervolt lockout) står det att om Vcc är utanför referensvärdena så stängs utgången av, men Vcc ligger på 16.12V ("on"-threshold är 16V, "off" 10V) vilket är korrekt. Detta får mig att tro att det är någon av hjälpkomponenterna i omgivningen som inte gör det de ska, men jag går helt bet.

Vid drift mäter jag upp detta på 3842:ans pinnar:
1 (COMP) : -0.3V
2 (VFB) : 0
3 (ISENSE) : 0.3V
4 (RT/CT) : 1.1V
5 (GND) : 0V
6 (OUTPUT) : 0V
7 (Vcc) : 16.12V
8 (REF) : 1.27V

Bifogar en enklare reverse-engineering i KiCad-format. Motstånd osv har jag inte varit noggrann med att mäta upp utan jag ville bara få fram topologin för att få några idéer (vilket jag inte fick... ).

Vad mer kan jag mäta här?

6.4.1 Shutdown Technique

The PWM controller (see Figure 6-1) can be shut down by two methods: either raise the voltage at ISENSE
above 1 V or pull the COMP terminal below a voltage two diode drops above ground. Either method causes the
output of the PWM comparator to be high (see Functional Block Diagram). The PWM latch is reset dominant
so that the output remains low until the next clock cycle after the shutdown condition at the COMP or ISENSE
terminal is removed.

Du har -0.3V på COMP vilket ju är lägre än ca 1.2V.
Jag har inte KiCAD så kan inte titta på ditt schema. Sitter det komponenter anslutna till COMP eller är den N/C? Med 0V på VFB och COMP N/C borde du ha 5V (eller nått) på COMP om jag förstår funktionen (vilket inte alls är säkert).

EDIT: Och du borde ha 5V på REF...

EDIT2: Startup threshold är 16V typiskt men kan vara upp till 17V så du ligger ju verkligen på gränsen...

+1 på edit2

vad är spänningen mot GND på
Q3 kollektor
Q3 emitter
U2 katod
U2 ref

Kondensatorn met littra "Brun" sitter utsatt mät kapacitansen

Q3, 2N6718: E 16.2V, K 7.4V, B 7.4V
U2, T431: K 16.2V, Ref -0.15V

Här känns det fishy, men jag kan inte komma på vad


EDIT: missade mäta kapacitansen på "brun". Tar det imorgon när jag är tillbaka i verkstan.

Ja
Vcc kommer tydligen inte genom Q3 i uppstarten, frågan är varifrån kommer dina 16,2 volt?
Måste saknas något...

Är pin 4 & 5 på trafon en separat lindning eller är det en del av primären?

Nu har jag kollat på allt igen med en uppsättning utsövda ögon, och - tack vare @H.O:s hint - kommit fram till att pinne 4 och 5 på transformatorn är kortslutna. Varför jag inte mätte just dessa två från första början vet jag faktiskt inte, men den kortslutningen förklarar varför Q3 inte får sin spänning och varför regulatorn låser sig i UVLO.

Detta var inte det utfall jag hade hoppats på, men det är bara att gilla läget. Lärde mig massor på kuppen

Hur har du mätt att de är kortslutna?
Om det är en del av primärlindningen eller en egen "liten" lindning så kan den ju ha väldigt låg DC-resistans. Kan vara lurigt att mäta tänker jag.

har lindningen kontakt med VDC och säkringen?
annars kommer transformatorn inte ge något förrän kretsen har gått igång.
Det brukar finnas en "startup" krets som strömförsörjer switchkretsen i starten.
Innan den börjat "switcha" ger ju inte trafon något alls.