Svenska ElektronikForumet

Hmm, den där routingen ser inte bra ut. Ett DDR är uppbyggt av flera grupper av ledare (DQS+Data) där alla bildar en hel buss ihop. Dessa grupper ska man helst routa på vartannat lager; DQS0+data = lager1, DQS1+data = lager2, DQS2+data=lager1 osv...

Jag bifogar lite bilder på DDR3+ECC som jag har caddat. Detta är chip direkt på PCB, man gör samma med de i sockel. Körde stress test på dem och det fungerar sjukt bra.
Om du vill så kan jag göra flera bilder där man tydligare kan se grupperna och hur de är routade. Bilderna jag tog nu är de jag hade tillgängliga på servern.

Vilka konstverk.

Tack. Här kommer ett par bilder till. Som du kanske ser så är det routat i daisy chain. Där ser du också hur grupperna (lanes) ser ut. Lane2-3 kan du nog lista ut själv

Tack för att du visar bilder otroligt najs ! ! själv så kan jag inte routa på min dator, den är aldeles för seg för det, sen o andra sidan är jag inte klar med alla kopplingar än, :$ men jag lär mig mkt från det du har visat ^^

@Adis, Vilken hastighet kommer att användas?

Det blir 1066MHz

Mellan CPU (eller FPGA?) och DDR minnet?

Mellan CPU och DDR3

Tja, då åker du på impedans- och längmatchning som heter duga

Yes det kan man se i bilderna också

Så jag har gjort endel footprints och kopplingar, men har fortfarande massa kvar :$
Sen är det svårt att veta när man ska börja routa
[attachment=0]kretsmedkopplingar.png[/attachment]

Du är på god väg. Kan trösta dig med att mitt som du såg tog halva året att få i ordning som slutgiltigt hur det skulle vara; optimala placering, layerstack, impedanser, klockor, PDN (extremt viktigt på CPU), EMC osv...

Sätt upp en tabell med dina impedanser du kommer att ha
Läs om PDN (Power Delivery Network), det kommer att förändra hur kortet ser ut
Utifrån det kan du skapa en layerstack, för high densety kort som detta så ska layerstacken vara speglad från mitten.
Placera komponenterna på lämpliga ställen
Sätt upp regler för alla typer av ledare, kommer bli en hel del

PDN består i mitt fall av en buck kontroller och specifikt sätt så kan man koppla ihop upp till 4 faser
och switch frekvensen beror på av en resistor som är kopplad till kontrollern, den påverkar den interna logiken
och frekvensen delas upp lika till antal faser, varje fas består av en mosfet driver, där drivern är kopplad till
några mosfets, så enligt buck principen så behöver man ju spolar till varje fas, som sedan urladdas efter
varje switch och strömmen som ges ut är kopplad till alla processorns VCCP pinnar, sen samtidigt
så skickar processorn indifikationer om vilken spänning det rör sig om via ett 5-bitars interface
som är OTF, tror jag det heter, alltså dynamisk uppdatering rör det sig om.
japp en DAC konverterar detta helt enkelt,