Simuleringsfel i Xilinx ISE 8.1
Postat: 18 februari 2006, 17:19:56
Jag har upptäckt ett litet problem med ISE, och det är att räknarna CB8 och CB16 ger dubbla utpulser på TC. Den första pulsen kommer när de fyra LSB är noll och resten av bitarna är ett, och den andra pulsen kommer helt riktigt när alla bitar är 1.
Så här ser det ut:
Schema

Anledningen till att jag tog en laddningsbar 16-räknare är för att slippa göra så lång simulering. T-vipporna är där för att fånga den extra pulsen som är extremt kort, den kommer inte med i utdatat av simuleringen.
Utdata, waveform

Beklagar storleken på bilderna, men jag ville inte förminska och ha mig då det finns risk för att göra bilderna otydliga.
Min fråga är nu om någon skulle orka dra hem schemafilen som finns här och köra en simulering av denna (sluttid 55000 ns). Skulle vara intressant att veta om det bara jag som har problemet lokalt på min dator eller om det är flera som har samma problem.
Sen vet jag ju att man inte ska använda klockingångarna till något annat än klockingång, men jag tycker inte att det ska bete sig så som det gör ändå...
Så här ser det ut:
Schema

Anledningen till att jag tog en laddningsbar 16-räknare är för att slippa göra så lång simulering. T-vipporna är där för att fånga den extra pulsen som är extremt kort, den kommer inte med i utdatat av simuleringen.
Utdata, waveform

Beklagar storleken på bilderna, men jag ville inte förminska och ha mig då det finns risk för att göra bilderna otydliga.
Min fråga är nu om någon skulle orka dra hem schemafilen som finns här och köra en simulering av denna (sluttid 55000 ns). Skulle vara intressant att veta om det bara jag som har problemet lokalt på min dator eller om det är flera som har samma problem.
Sen vet jag ju att man inte ska använda klockingångarna till något annat än klockingång, men jag tycker inte att det ska bete sig så som det gör ändå...