Svenska ElektronikForumet

Jag har en NPN-transistor kopplad som emitter-följare
med 500ohm mellan emitter och jord. Utsignalen tas
från emittern och växlar mellan 4.2V och 3.4V (fyrkantvåg).

Det är lite av ECL-logik över det då transistorn inte bottnar.

Jag vill ha dessa nivåer ändrade till TTL vänliga med hjälp av
en eller flera NPN-transistorer och undrar om någon har en
lämplig koppling att ta till?

Då frekvensen kan vara upp till 100MHz så vill jag gärna
slippa op-förstärkare.

Här är ett schema som visar hur utgången ser ut, y vid T5 och RE5.
Fast jag har +5V på T5:s kollektor, PECL heter min variant.

Jag fick undersöka själv men frågade här först.
Alltid nice med tips så man slipper arbeta och tänka så klart.

Hittade 2 lösningar. Den till höger om C11 har jag använt i ett annat
projekt för att få en sinus anpassad till CMOS-nivåer. Tog ett tag
innan jag kom på att jag faktiskt hade den lösningen klar.

Version 2, den med JFET-buffert hittade jag i en LT-App men den
är mer känslig vad gäller nivåer och komponentvärden och att den kräver
en negativ matning. Fördelen är att den inte har kopplingskondensator och har ett bredare användnings-
område ur frekvens-aspekt sett.