Svenska ElektronikForumet

Har någon testat detta?

Vid Async Bit-Bang i FTDI Chips UM245R så kan man ju skriva hej vilt från datorn till 245an och D[0..7] blir uppdaterade utan någon extern påverkan (som behövs för Sync Bit-Bang, men det var bara en jfr). Eller inte helt hej vilt... Den rättar ju sig efter baudraten också, men i mitt fall är det bagateller...
Vad jag undrar är om även logiken bakom WR-pinnen sköts automatiskt? Dvs WR blir låg när D[0..7] blivit stabila, utan att jag själv (från programmet) måste initiera detta....
Dokumenten är inte helt solklara, tycker jag, vid just Async Bit-Bang, därför vore det väldigt trevligt om någon testat detta IRL.

De dokument jag hittat i ärendet:
http://www.ftdichip.com/Support/Documen ... UM245R.pdf (Datasheet för UM245R)
http://www.ftdichip.com/Support/Documen ... Ft245R.pdf (Förklaring av BitBang Mode)

Mvh
LBG

WR driver man väl från µC'n?

Jag har ett projekt som jobbar just mot en FT245'a. Där kollas först om TXE är '0' innan någon skrivning påbörjas.
När TXE är låg sätts µC-porten till utgång, det skrivs data till D0..7 via porten, WR lyfts till '1' och omedelbart efter sänks den till '0' igen.

Sedan sätts µC-porten till ingång igen och byten är färdigskrivet.