Svenska ElektronikForumet

Något som har stört mig länge med PIC (som är den enda micro jag har direkt erfarenhet av) är att de valt att lägga portarnas pinnar i oordning. Som exempel så kan PORTA börja med sina 4 första pinnar på vänster sida, sedan kommer tre stycken pinnar från PORTE och sedan fortsätter PORTA med resten av sina igen. När jag har kikat på lite slumpmässiga bilder över AVR-utbudet så verkar alltid pinnarna ligga i ordning.

Det är ju lite smått irriterande ibland om man ska koppla sin micro till ett parallellt interface i en annan krets. Istället för att bara dra raka banor rätt över så måste man kryssa sig fram för att hitta rätt.

Det måste ju finnas ett skäl till att Microchip har valt den här lite, i mina ögon, märkliga ordningen men jag kan inte för mitt liv förstå varför. Någon som kan förklara?

Antagligen för att det sparar kisel-yta och då den ju kostar blir det så. Och de är ganska bra på att ha portarna i sekvens, om du istället går bort från DIP och använder ytmonterade blir det mycket tydligt.

Där är ett system. Kolla t.ex "Low Pin Count User Guide" sidan 8, det där demokortet som följer med pickit2.
Då ser du att t.ex PORTA är på samma ställe vare sig det är 8, 14 eller 20 pinnar. osv. Bra eller ej, det vet jag ej, men det finns i alla fall någon tanke bakom placeringen. Jag antar att det finns ett motsvarande system för de med fler pinnar (du pratar om PORTE, som ju inte är aktuell i mitt exempel).

Det är precis som snigelen säger, tanken är att man ska kunna byta upp sig
från till en större kapsel och alla *nya* I/O-funktioner ligger på *nya* pinnar.
Det kan förenkla när man t.ex konstruerar om en befintlig pryl till en större krets,
den befintliga lösningen kan behållas så mycket som möjligt både med tanke
på hårdvaran och programvaran.

AVR har inte heller alltid perfekt fördelade pinnar för alla applikationer.. men fördelen med dessa och alla andra programmerbara lösningar är att det ofta går att komma runt problemen i mjukvaran. Vill du ha något väldigt flexibelt så kolla in PSOC.

Tack för förklaringarna. Nu kanske man irriterar sig lite mindre i fortsättningen

Dessutom kan man på många nyare/större PICs själv konfigurera
vilka fysiska pinnar som ska ha olika funktioner.

PIC:arna har alltid varit väldigt PIN-kompatibla. Både mellan olika kapseltyper som sagts här, och generellt när nya modeller släppts. Nästan alltid så ligger pinnarna lika på en 40-pin, 28-pin etc oavsett om det är olika familjer. T.ex så följer PIC18 dom PIN-outs som redan fanns för PIC16 så att dom blir uppgraderingsbara utan att göra om layouten. Det är väldigt trevligt sett ur en produkts livscykel.

PICarna skulle väl kunna vara pin-kompatibla även om man inte blandat runt på portarna. Om man tittar på t.ex 33fj256GP506 som har 64 pinnar (ej DIP), så är pinnarna i oordning på sina ställen även där, t.ex F0, F1, G0, G14, G12, G13 men den kanske inte räknas som ny längre? Jag är nämligen oxå nyfiken om det finns någon praktisk nytta med att pinnarna inte är i sekvens.

Eftersom PIN-placeringen inte ändrats så mycket, så är det förmodligen ett riktigt gammalt arv från något. Grunden till arkitekturen i PIC12/16 kom väl ursprungligen någon annanstans än Microchip själva, har jag för mig. Då kanske även PIN-placeringen ursprungligen är lika gammal. Det gör det ju lite svårt att spekulera i. Och förmodligen så är dom ursprungliga orsakerna då oväsentliga redan för länge sedan.