Svenska ElektronikForumet

Godagens!

Jag har en p-ch MOSFET som jag driver enligt denna krets:

Där PWM_FET är en 5v signal (ca 5mA), VCC är 31V och FET_GATE är kopplad till MOSFETens gate.

Och matar jag denna krets med en 80kHz PWM så ser den ut såhär, mätt på FET_GATE linan: (förlåt för dålig bild)


Problemet jag har är att jag skulle vilja ha en bättre stigtid. Och jag är lite osäker på hur jag ska fixa detta.
Jag kan minska R9 för att få gaten att ladda upp sig snabbare, men kan detta också ha något med transistorn att göra?
Samt, om man kollar på oscilloskopet, vad kan "klacken" som blir nära fulladdat vara?

För detta fungerar bra om jag har en prescaler på 8, men då gör hela kretsen (en buck konverter) ett svagt skrikande ljud på kanske 10-15kHz vilket är mycket irriterande.
Och jag vill helst få slippa det ljudet men fortfarande ha en bra signal.
För problemet jag upplever nu är att, pga den dåliga stigtiden, är att jag inte kan få en duty under ca 10%.

Mvh
Emil

Bäst lär väl vara att ha en "aktiv" drivning i båda riktningarna.
Som det är nu så begränsas du ju i ena riktningen av 1 kohm motståndet.

> Jag kan minska R9 för att få gaten att ladda upp sig snabbare, men kan detta också ha något med transistorn att göra?

Ja, den måste ju "sänka" den ström som uppstår då transistorn är "på".
Jag vet inte hur nära dess gräns du ligger just nu.

Jag ser inte att det är så mycket att göra åt annat än att byta ut
ditt transistor/motstånds driver till en riktigt MOSFET driver som har
aktiv drivning i båda riktningarna. Du kan trimma det på marginalen
genom att justera ner motståndsvärdet (R9) något, men det kommer
alltid att vara just på marginalen, det blir inte fundamentalt bättre.

Använd en drivkrets istället, finns färdiga till att driva MOSFET.

Kopplingen du använder just nu mättar sannolikt transistorn, detta får den att släppa långsammare men största boven är att gate-kapacitansen är så pass hög att du måste driva aktivt åt båda håll för att det ska bli till något.

Hmm, om jag snabbare laddar upp MOSFETens gate så bör den väl stängas (sluta leda) snabbare?
För 31V->0V går snabbt så den öppnar sig så fort som den kan, inga problem, men när den stänger så är det inte lika bra.

Självklart så är en drivkrets att föredra, men vill helst få denna metod att fungera så bra som möjligt innan jag ger upp den.
Både för att lära mig och för att se vart gränsen ligger för en sån här koppling.

> Hmm, om jag snabbare laddar upp MOSFETens gate så bör den väl stängas (sluta leda) snabbare?

Förstår inte riktigt vad du menar där, man jag tror att svaret är "ja".

För övrigt har du fått svar.

Japp, tackar! Va lite osäker om ni menade jag eller nej.

> jag eller nej.

"Ja eller nej" eller "jag eller mig" ?

Aja, poängen (från både mig och Icecap) att med den lösning du har
så kommer du inte att få annat än marginella förändringar/förbättringar.

Korken skrev: Jag har en p-ch MOSFET som jag driver enligt denna krets:

Är det alltså en p-kanalare med source kopplad till Vcc på 31V?

I så fall är du inte särskilt snäll mot din MOSFETs gateoxid.

Klacken på kurvan kommer från när drainspänningen slår om. Gate-drainkapacitansen laddas upp via 1k-motståndet under ungefär konstant gatespänning.

Ja, jo, det är lite taskigt mot den, men IRF4905L (den jag använder) ska klara höga gate spänningar.
Fick den som rekommendation av min elektronikföreläsare.

Dock, funderar på om jag kan fixa det på någon smart sätt utan att behöva designa om drivningen från ruta 0 med en gate driver.
Gillar inte riktigt att det är så högt.

Edit: Problemet är dock att jag måste ju ha 29V på benet för att den ska stänga, så kan inte ha lägre heller.
Men ska kolla mer på det också.

>ska klara höga gate spänningar.
Läs "absolute maximum ratings" i databladet, Vgs ±20V Max, som de flesta andra mosfetar.

Edit:
Exempel på gatedrivning, R1 och R2 borde begränsa gatespänningen åxå, om jag nu tänker rätt.

Fast kommer inte dendär också att låta V_gs gå mot V_in?
Då när jag startade detta så frågade jag just om hur de drivs och så i denna tråd och som jag förstår så måste spänningen på gaten vara 2v under V_source eller högre för att den ska stängas och då har jag svårt att förstå hur man ska kring gå det.
Skulle du kunna förklara det för mig i denna djungel?

Norpan's schema kommer att fungera alldeles utmärkt!

Vds som i avstängd läge att vara runt -0,7V.

korken: vad är det du inte förstår? V-in = V-source. Så MOSFETen stänger ju när den övre transistorn leder eftersom Vgs då blir nästan 0 volt.

Okej, ska försöka förklara mer detaljerat vad jag inte förstår.
Som jag har förstått det så fungerar en p-ch MOSFET såhär:
- V_gate => V_source - 2V -> stängd
- V_gate =< V_source - 4V -> öppen

Problemet jag då ser är hur stänger jag av den om jag inte få gå över 20V på V_gate när MOSFETens source klarar upp till 55V?
För jag kan inte se hur detta kringgås.

Hoppas ni förstår mitt problem!

> om jag inte få gå över 20V på V_gate när MOSFETens source klarar upp till 55V

Skillnaden mellan source och gate får inte vara > 20 V.
D.v.s att om du har 55V (mot GND) på source så får gate inte gå under ca 35V (mot GND).

Det "Vgs ±20V Max" som det talades om innan är *skillnaden* mellan gate och source.
Vgs har inte med någon spänning rellaterad till *GND* att göra !
Av din fråga (som jag klippte in ovan) så verkar du ha rört ihop det.

EDIT: Justerade "Vgs har med någon" till "Vgs har inte med någon"...