Svenska ElektronikForumet

Tänke få lite bättre klämm få FET:ar och hoppas nån kan hjälpa mig.
Om jag vill t.ex. vill koppla en lysdiod till Drain via motstånd och sedan tända o släcka med en lämlig spänning på Gaten. Hur gör man från början till slut?. Antag att det är n-kanals FET, någon vanlig typ.

Jag vet visserligen ungefär hur den fungerar fysikaliskt men hur vet man t.ex. att Drain till Source övergången blir tillräckligt lågohmig för att kunna driva en lysdiod?

Man får kolla i databladet efter parametern VGS(off). Om man vill styra FET:en från logiknivåer, så finns det speciella modeller där tröskelspänningen VGS är anpassad för att passa de spänningar som används i logiksammanhang.

Liten guide för att blinka lysdiod:

1. Välj en N-kanals FET anpassad för logiknivåer.
2. Anslut gaten till din logikkrets/uC eller någonting annat som ger 5V
3. Koppla Source till jord.
4. Koppla lysdiod inklusive lämpligt motstånd till drain

När det gäller motståndsvärdet, så är resistansen i en FET vid tillslag väldigt låg. I din applikation kan du räkna med att det blir maximalt 0.1-0.2V spänningsfall över FET:en.

Precis! Om jag skulle välja motstånd så skulle jag räkna med att dran/source är kortsluten.

Parametern VGS(off) står det 2...4 Volt. Hur skall det tolkas, är kanalen off för VGS-spänningar mellan 2 till 4 volt? När är den "on"?

Hur vet jag att den är anpassad för logiknivåer?

Ursäkta om jag ställer dumma frågor.

Vgs(Off) 2...4V betyder att någonstans mellan 2 till 4V kommer MOSFET:en att stänga av, det varierar lite från transistor till transistor.

Alltså:
Över 2-4V (=min. 4V) är den helt på.
Under 2-4V (=max. 2V) är den helt av.

Såklart finns det en linjär zon men i ditt fall verkar du vilja ha en av-på funktion och då gäller detta.

Edit: Detta betyder då att om du växler mellan 0 och 5V kommer den att var helt av eller helt på. Passar kanon med en PIC-pinne när man matar PIC:en med 5V. Därav kan du också se att det kan bli problem med 3V-drivning.

okej, men en sak känns konstigt. Borde inte den spänning som krävs för att få Drain-Source lågohmig vara beroende av matningsspänningen på drain (vad den nu kallas, kanske VDD?). Jag har för mig att man kan se gaten som en diod vars p-sida (anod) är kopplad till gaten och n-sida (katod) till kanalen. Om man då ökar VGS så framspänner man pn-övergången mer vilket leder till att kanalbredden ökar (utarmningsområdet minskar) och resistans minskar. Men detta borde vara beroende av drain-spänningen tänker jag.

En sak till, hur gör man om man inte har logiknivåer att tillgå? Låt säga att man har en styrspänningen på 12V?

12V på gaten är ännu bättre, iom att RDSon blir mindre med högre gatespänning (för N-kanal FET naturligtvis).

Det finns dock spänningsgränser för gatespänningen som man kan hitta i databladet, men 12V borde inte vara något problem för dom flesta FET:ar.

Ang. logiknivå så har e.x. ELFA en särskild kategori med FET:ar avsedda för logiknivåer. Det brukar även stå i det inledande stycket i databladet.

Så det behövs inget motstånd på gaten då?

En sak till: NMOS och NHEX, vad är skillnaden? Och så finns ju JFET, men de hittar jag inte hos ELFA, kallas dom något annat också?

Motstånd på gaten gör bara att gatekapacitansen laddas upp långsammare -> långsammare till- och frånslag.

När man switchar stora strömmar i t.e.x. switchade nätaggregat, pwm-styrningar mm. så vill man ha så snabba till- och frånslag som möjligt, för att minimera spänningsfallet och effektförlusten i FET:en. Det är då viktigt att man har en bra, lågresistiv drivning till gaten, eftersom det momentant krävs mycket ström när gatekapacitansen laddas upp.

Ang. Hexfet och NMOS så är det olika tillverkningsmetoder. Det finns en annan ny tråd här på forumet om just HEXFET:s

JFET tror jag inte används så ofta faktiskt, det är kanske därför dom inte finns på ELFA.