Svenska ElektronikForumet

Hallå!

Jag har ett slutstegsbygge i pipelinen, så att säga. Om jag bygger rätt av ett schema eller om jag konstruerar själv har jag inte bestämmt, det beror på hur det hela utvecklar sig.
Hur som helst har jag kommit till insikt att jag har alldeles får dåliga kunskaper kring att konstruera dylika ting, för att det ska vara hälsosamt.
Jag vet principiellt hur de är uppbyggda osv. Men jag känner att jag helt klart behöver bättra på kunskaperna. Det är även kul att lära sig någonting nytt.

I arbetet med att försöka vinna dessa kunskaper har jag börjat simulera och räkna på diverse kopplingar, med moderata framsteg.

Just nu är min fråga varför feedbacken inte lyckas se till att jag får 0V på utgången i schemat nedan?

http://static.pici.se/pictures/TAlZBmaqj.png

Jag misstänker att jag kommer ställa en del andra frågor så småningom, därav rubrik.

Strömspeglen med Q4 och Q5 har ju några procents fel, finns bättre koppling med en extra transistor. Sen om det är det som ställer till det vet jag ej.

Nog ser det ut som ett linjesteg och inte ett slutsteg,och lättläst är det inte heller,men bortsett från det,så ska det väl fungera ungefär såhär:Q1 tar emot insignalen,förstärker och skickar vidare till Q3 som är utgång,eller hur?Feedback går tillbaka via Q2.Men eftersom Q1 och Q2 bildar ett diffpar,så har de den egenskapen att de balanserar enbart om det är samma spänning på basarna,och där har vi problemet.Förhållandet mellan R7 och R4 bildar förstärkningen och så långt är allt väl,men ev DC på utgången delas ju också 22K:1K,22ggr,och det är inte meningen.Det blir fel spänning tillbaka till Q2.Meningen är att denna DC ska gå rakt in oförändrad på Q2s bas.Sätt en stor ellyt i serie med R4.

Hehe, ja nog vet jag att det inte är något slutsteg jag länkade till. Poängen var just att jag försöker lära mig steg för steg, och detta var bara lite simulering för att få bättre koll.

En konding i serie med R4 för att koppla bort detsamma vid DC hjälpte föga. Utgången sjönk bara 5 mV.

Aja, jag antar att det här beror på strömspegeln som inte är perfekt och att det här inte blir något problem i praktiken i och med nästkommande steg, men det kunde vara kul att lösa ändå.

EDIT: Ja, problemet är ju att strömspegeln speglar över "för lite", så att det finns utrymme kvar för basström från Q3.