Sida 1 av 1

Utfyllnadsmönster på PCB-layout: När, Var, Hur?

Postat: 1 december 2007, 11:42:38
av Pjoms
Ofta brukar man fylla ut tomma ytor på en PCB-layout med jordplan, men många gånger är det bara undre sidan som har utfyllnadsmönster.
Varför fyller man inte ut även topp-lagret? Borde det inte ge en bättre avskärmnng av kortet, eller kan man få andra problem?

Vid våglödning vill man ju ha så lika termiska förhållanden på kortets båda sidor för att det inte ska bukta av värmen, så om inte annat av den orsaken tycker jag utfyllnad borde finnas på båda sidor.

Små kort brukar oftare ha båda lagren utfyllda har jag sett, så det kanske är nå't termiskt i alla fall? Tar stora kopparytor för mycket värme av våglödningen?

Postat: 1 december 2007, 15:55:47
av MadModder
Jag tror det handlar om kapacitans. Två metallskikt med en isolator mellan blir en kondensator. Det måste vara MASSOR av vior överallt för att motverka detta.

Postat: 1 december 2007, 16:10:00
av limpan4all
På flerlagerskort 4+ spelar det ingen roll och är inte värt jobbet, dessutom tar SMD mönstret så mycket plats att nästan inget blir över till jordplan.
På tvålagerskort så lägger jag alltid all ledig kortyta till GND och kopplar ihop dessa med väldigt många små vior 0,3mm och nästan ingen krage. Det ger ur EMC synvinkel nästan lika bra resultat som ett fyrlagerskort med ett obrutet GND plan som ett av innerlagren.
Vad som gäller i frkvenser >100MHz har jag ingen erfarenhet av dock.

Postat: 1 december 2007, 16:37:54
av Pjoms
>"På tvålagerskort så lägger jag alltid all ledig kortyta till GND och kopplar ihop dessa med väldigt många små vior 0,3mm och nästan ingen krage."
Vad innebär "väldigt många" på ett ungefär? Varför så liten krage? Den blir väl "ett" med jordplanet, eller gör du temp.blockering även på dom?

Postat: 1 december 2007, 16:42:15
av Pucco
Det finns en sak till som påverkas av täckningen av oanvända ytor. Har man tunna ledare och stor obalans med koppar på en sida så får man problem med pläteringen. Pläteringsströmmen blir obalanserad och påbyggnaden kan bli väldigt stor på ensamma tunna ledare. Påbyggnaden kan sedan lossna i senare processteg och skapa kortslutningar.
För att minska dom problemen utan att lägga jordplan kan öppna ytor fyllas med små plättar för att få balans.

Postat: 1 december 2007, 17:00:34
av limpan4all
I princip så ser jag till att alla horisontella oanvända ytor på K/L sidan kopplas ihop med alla vertikala oanvända ytor på L/K sidan. Och om vi talar om stora oanvända ytor minst en per 100mm2. Kostnaden för dessa extra vior är försumbar jämfört med risken att behöva testa om...

Postat: 2 december 2007, 20:49:36
av warpcore
Appropå detta ämnet,

När man gör sk polygons i eagle, fyller upp all oanvänd yta, så blir det inte elektriskt kopplat. Det är väldigt dumt då man får sitta och dra i princip alla jordade ytor till varandra i efterhand, blir inte heller snyggt..

Finns det något smart sätt att tex på ett lager lägga ungefär som en polygon, men sätta ett vilkor att den ska koppla samman allt som är kopplat till gnd automagiskt?

Detta vore väldigt praktiskt, och spara massa tid och bök.

Postat: 2 december 2007, 20:51:55
av bengt-re
Jättenkelt döp bara polygonen till GND så var det löst.

Postat: 2 december 2007, 20:56:50
av warpcore
haha se där, så enkelt var det :)

varje dag ska man lära sig nått nytt..

Tack bengt-re!

Postat: 2 december 2007, 21:04:57
av bengt-re
;) Man lär så länge man har en lever...