Svenska ElektronikForumet

Tog upp en kurva över spänningen till kapacitansdioderna kontra frekvensen.
Det blir hyggligt linjärt men man ser att det är flackare första volten vid 3500kHz och
brantare sista volten vid 4000kHz. Räknar man på det blir det 150Hz/Volt vid 3500kHz och 70Hz/Volt vid 4000kHz.
Spänningen över dioderna är minst vid 8.86V (12-8.86) och högst vid 3.94V (12-3.94) eftersom referensen är +12V.

Skissade på en PLL. Har den här sedan förut viewtopic.php?t=88091&start=15 så jag skulle kunna labba med det kortet som innehåller 3st. 74LS193
Vill jag ha mindre frekvenssteg får jag bygga något som kan dela ned mer, helst skulle jag nog vilja ha steg om 100Hz

Ska jag ha steg om 100Hz så blir en standardlösning som i blockschemat nedan.
Jag har haft tankar på hur dekadräknarna ska förinställas och är inne på att ha vridomkopplare
och en switch för 3:an och 4:an för 10000-delaren. Enklast blir nog att ha LS192-räknare eller motsvarande
ställbara dekadräknare. Med den här lösningen måste delaren dela med 35000 till 40000 i steg om 1.

Kom på att jag ju faktiskt har LogicFriday och testade sanningstabellen i det programmet.
LF räknar fram olika lösningar på logiken beroende på vad man väljer för typ av grindar, man får labba lite
för att få ner antalet IC som behövs. För 10000-talsräknaren behövs ingen logik, inte mer logik än en switch.

Har några 74LS191 räknare liggandes som är lite luriga att seriekoppla för att dela med godtyckliga heltal.
Letat på nätet efter schema men finner inget eller fungerar inte. Max/Min (även kallad TC) -utgången ska enligt databladen inte vara lämplig att klocka
efterföljande kretsar med som någon lösning jag hittade på youtube hade valt (luddig beskrivning). Valde att ha synkron klocka och aktivera CTE för en räknare i taget.
Använder en ringräknare som klockas fram varje gång en räknare har räknat klart. Den här varianten gör att man får addera varje inställd räknarsekvens.
Om jag ställer alla på 15 fås 15+15+15+15 =60.
Lägsta delning är 2 så alla heltal mellan 2 och 60 går bra att dela med. Jag ska enbart ha det här bygget för experiment med PLL och det ska inte ingå i projektet.

Undersökte CD4017 och utan att ha testat praktiskt så kom jag fram till ett schema som i vilket fall i teorin skulle kunna
fungera som en ställbar N-delare (0 - 99). Det blir smidigast med roterande omkopplare skulle jag tro. CD4017 klarar inte så hög frekvens
men med 12V ska det räcka för applikationen. Vill jag dela mer så är det bara att bygga på med fler 4017.

Edit: ser att jag missat någon typ av reset när sekvensen är slutförd. Får fundera ut något.

Så här skulle en 0 till 9 omvandlare kunna se ut.
Om jag väljer varianten med CD4017 ovan (och får den att fungera) så behövs inte en sådan här anordning.

Kombinerade 3 styck av ovanstående för att bilda en panel.
Adderar jag sedan en 0-5-9 variant med lämplig layout så fås en komplett panel för delarval.