Svenska ElektronikForumet

Lite komplicerat men ändå enkelt och rättfram, mycket intressant!

Jag skulle ju inte nyttja en "komplicerad" VCO-krets för att generera klocksignalen, jag skulle nyttja en HC14 bara (liksom nu).

Räknare nyttjar jag redan, inget nytt där men att ta till ett minne är nästan snillrikt!

Jag ska nu alltså analogt försöka få till en sinus, det borde gå men är nog inte så lätt.

Samtidigt tar jag tipset med minne tacksamt till mig, men iom att jag inte har nån EPROM-programmerare så har jag på senare tid kärat ner mig i batteriuppbackade RAM, löjligt enkla att programmera (om datamängden inte är för stor kan man tom göra det manuellt mha dip-switchar) dessutom är dom löjligt enkla att radera (även om man får skriva till varje cell i tur och ordning), inget meck med UV-ljus i alla fall.

MVH/Roger

Jag har nu caddat klart schema-delen hos min samplingsshield för UNO.

Jag avslutade med att placera ut junctions överallt samt namngav lite signaler.

Jag kommer alltså ha en 10-polig plint som externt gränssnitt, kanske 10 poler dock är att ta i men välstrukturerat blir det

Den går nu alltså igenom DRC så i morgon kommer jag gå över till brd-mod och börja det verkliga mekaniska caddandet.

MVH/Roger

Jag har nu lyckats vikta bitarna så jag får en approximativ sinus ut.

Det finns mer att önska så jag ska experimentera vidare med motstånden (för jag la ner att räkna på det).

Bifogar bilder.

MVH/Roger

Jag har nog kommit fram till att man inte kan vikta motstånden i en R2R-stege för att generera sinus.

Problemet är att t.ex dom låga bitarna inte bara är relevanta för "längst ner" utan dom får betydelse utmed hela kurvan.

Man kan således inte välja mindre steg i början och mindre steg i slutet för dom mindre stegen får betydelse i mitten på kurvan också.

Tänte ett tag på summator och vikta bitarna den vägen istället men det blir samma problem, tror jag (fördelen är dock att bitarna inte påverkar varandra).

Jag har inte helt gett upp det här men det lutar åt en minnestabell modell metric ovan istället.

MVH/Roger
PS
Finns annars bara en nackdel med en minneslösning, minnet ska programmeras...

Kolla schemat på en gammal HP3310 signalgenerator så skall du se hur enkelt det är att fixa en sinus från triangel. Utan minne. Bara några dioder och motstånd.

Googla!
http://www.sdiy.org/colbecklabs/circuit ... -sine.html t ex.

Fasen, exakt den kopplingen nyttjar jag redan i min funktionsgenerator!

VARFÖR tänkte jag inte på det

Stort tack!

MVH/Roger

kodar-holger skrev:Kolla schemat på en gammal HP3310 signalgenerator så skall du se hur enkelt det är att fixa en sinus från triangel. Utan minne. Bara några dioder och motstånd.

Tack för tipset!

Men soundbrigade gav mig svaret.

Så ska jag göra

MVH/Roger
PS
324 inlägg bara och redan sponsor, trevligt

Här finns litet matemaiska förklaringar hur det fungerar:
http://forum.allaboutcircuits.com/threa ... ing.47909/

Kom ju redan långt tidigare i tråden in på detta med sine shaping, men det verkade inte vara av intresse.

rvl skrev:Undrar litet vad "sine shaper" blocket innehåller mera konkret (se blockdigrammet på sid. 8). Vad tror ni? Det har triangelvåg in och sinus ut.

Tack för länken!

Fast "sine-shaping" sa mig inget, för diffust begrepp.

Nu vet jag dock lite mer och bokmärker din länk för senare studier.

MVH/Roger
PS
Det är tyvärr rätt vanligt att folk slänger sig med uttryck som man inte förstår, jag gör det själv ibland även om jag försöker undvika det (i mitt fall har jag tom blivit kritiserad för det men då handlade det uteslutande om mina projekt-benämningar, för det är smidigare för mig att skriva tre bokstäver bara samtidigt som jag nästan jämt talar om vad dom står för).

Jag har nu filtrerat min digitala trekant i enlighet med schemat metric länkade till.

Efter lite tester kom jag fram till att 100nF var lagom (och är vad som nyttjas på bilden).

Nu är denna filtrering naturligtvis frekvensberoende ty LP-filter där alltså högfrekvenskomponenterna hos trappstegen skärs bort.

Dessa trappsteg har en periodtid på 1/f=1/1kHz=1ms vilket är samma periodtid som hos klockan.

Varje bit har 2R (20k) på vardera sidan om sig samtidigt som den har R i serie, drivande nettoresistans borde då bli R/2.

Mitt LP-filter är då satt på 1/(2piR/2*100nF)=318Hz vilket ju tom filtrerar klockan hårt.

Detta alltså med 1kHz som klocka (vilket borde ge 1kHz/32=31Hz ty alla tillstånd används uppåt och alla tillstånd används neråt inom en period).

Men om vi då har runt 30Hz med 1kHz klocka, då betyder det ju att vi måste ha 2MHz för 60kHz (vilket känns igen från tidigare uträkningar).

Och samma stora filterkonding lär knappast funka över hela frekvensområdet, eller hur?

Så man kan inte få samma fina filtrering annat än om man byter kondensator samtidigt som man byter frekvens.

Här kan jag dock tänka mig att inom en och samma dekad så kan man ha samma filterkonding även om kvaliteten på utsignalen kommer variera, om än lite.

Men då handlar det ju bara om 6 kondensatorer (1Hz-100kHz, 6 dekader) och dessa skulle man kunna koppla in mha ett par HC4066 (analog switch) vartefter man vrider på frekvensratten.

Men gör det egentligen så mycket om signalen är trappstegsformad?

För vad är det jag vill göra?

Jo, lägga ut en signal och sampla efter DUT (Device Under Test), men det är ju då perfekt med trappstegsform då för då behöver jag ingen sample-and-hold

Jag kommer ju sällan sampla i själva steget utan bara på trapp-avsatser, med största sannolikhet.

Slutligen, signalgeneratorn är inte tänkt att vara en tongenerator modell HiFi, den ska bara kunna skicka ut grundtoner (som kan få ha lite övertoner) varvid man mäter på samma grundton efter DUT.

Finns egentligen bara ett litet problem med detta tänk och det är om det, mot förmodan, skulle uppstå blandningsprodukter som hamnar inom mätområdet, för normalt sett är övertoner just övertoner dvs ligger 2+ ggr högre i frekvens och där mäter man inte.

Nej, jag har lärt mig ett nytt ord idag dvs "Sine-Shaper" och det är allt som saknas i min lösning, jag kommer förmodligen inte ens använda filterkonding ty den gör ändå inte nån nytta i hela frekvensområdet (6Hz-60kHz UT).

MVH/Roger
PS
Jag kommer nöja mig med hela 4 bitars upplösning Detta har att göra med att upplösningen i tidsled annars blir för stor. Nu har jag alltså 4 bitar och 2^4*2*60kHz~2MHz som alltså är vad klockan (och min tillfälliga 4092, finns tydligen HC4092 också) måste gå på. Med andra ord så skulle högre upplösning vertikalt kräva ännu extremare klockfrekvenser.

Jag har nu caddat klart schema-delen av samplingssystemet för UNO (KSS).

Jag hade varit lite för snabb förut men nu har jag fysiskt placerat ut alla TP som de används i UNO, även om det inte spelar nån roll i schema-mod, fast man får bättre koll då.

Nu ska det bli spännande hur jag löser det faktum att alla hylslister inte är på 100mil, jag tror det blir enkelt

MVH/Roger
PS
Innan jag går vidare till brd-mod för KSS och KLD (Knoppson LED Device) ska jag göra klart KLD_F dvs FPGA-varianten, bara typ 100 ledningar kvar

För länge sen i en galax långt borta, har jag försökt bygga en egen AD-omvandlare för ett "samplingssystem". Tror inte det blev så bra, men jag råkade hitta kretskortet. Bara tre bit, men teoretiskt borde den ha blivit rätt snabb.

Det där är vackert, ren utsagt!

MVH/Roger
PS
Med risk för att (återigen) avslöja min inkompetens, det är OP:ampar, va?

Du kan ha byggt en flashomvandlare vilken använder komparatorer.

https://www.maximintegrated.com/en/app- ... mvp/id/810