Svenska ElektronikForumet

I princip ligger RCO => CLK på nästa...

#I princip ligger RCO => CLK på nästa...#


Det är en hel del gissning när det gäller ledningar som döljs bakom kretsar.
Jag "tycker" det ser ut som att CLK är parallellkopplade på alla.
Skulle det även fungera med RCO => ENT på nästa?

När Räknare-1 slår om från 1111 till 0000 går RCO hög.
Detta enablar då Räknare-2 under en klockpuls.
Räknare-2 slår alltså samtidigt om från 0000 till 0001.

Är detta korrekt uppfattat?

Ja, det ska också fungera...
Fördelen med att göra så kan vara att samtliga kretsar
"slår om" helt synkront på samma CLK-flank. Med vidarekoppling
via RCO=>CLK så kanske det fördröjs med en halv eller en hel
CLK puls. Jag har inte funderat på det i detalj. Men visst bör
det fungera även så som du tycker att det är kopplat.

Gissningsleken fortsätter.

ENP är byglad till Vcc på Räknare-1.
Är det rimligt att samtliga ENP sedan är ihopkopplade?

CLR, är det rimligt att även dessa är ihopkopplade?

> Är det rimligt att samtliga ENP sedan är ihopkopplade?

Ja, det kan det väl vara. Det betyder bara att man inte behövder
just den "kontrollen" på det hela. ENP används helt enkelt inte alls.

> CLR, är det rimligt att även dessa är ihopkopplade?

Ja, speciellt som man använder ENT som vidarekoppling.
Alla räknare klockas synkront med samma signal.

Här har jag ritat upp anslutningarna till räknarna.
Det ser väl i stora drag rimligt ut.

13st adressledningar borde stämma, både med antalet lysdioder och 8st 1024x8 Eprom.
Det innebär att de två extra tomma minnessocklarna inte kan vara för att expandera minnet ytterligare.
Det räcker inte räknaren till för.
Undrar just vad de är avsedda till?

DIP-switcharna, kan de vara för ställa in startadress till minnet?
Det verkar som att man hoppar över första räknaren, där är QA-QD byglad till Vdd.
Alltså kan man bara flytta startadress i steg om fyra?

Det som förbryllar mig är att när DIP-switcharna står på OFF, då blir QA-QD hängande i luften.
Man tycker de borde vara anslutna till Vdd i läge OFF?

Ett annat frågetecken är förbindningarna mellan ENP på räknarna. (blåa pilar på ritningen)
Jag tycker att det fattas en förbindning.
Jag har dubbelkollat fotografiet, det verkar inte finnas någon förbindning mellan Räknare-1 och Räknare-2.

Det vore tacksamt om någon kunde räta ut frågetecknen.

> Undrar just vad de är avsedda till?

Ja, det beror ju på vad de är kopplade till.
Ibland använder men prommar för att bygga fast logik som
blir för komplex att bygga med vanliga 74xx kretsar.

> Det verkar som att man hoppar över första räknaren,

Gäller det inte även B,C,D på fjärde räknaren? D.v.s den som är
längst till vänster på din PDF?

> Alltså kan man bara flytta startadress i steg om fyra?

2^^4 = 16. man kan alltså starta programmet på jämna
multiplar på 16 av adresser. Och alltså bara i den lägsta
åttondelen av minnet, eftersom B,C och D är jordade på
högsta räknaren.

> Man tycker de borde vara anslutna till Vdd i läge OFF?

Nu så är ju detta inte CMOS logik ("no-open-inputs!"), så ingångarna
får sannolikt ett känt/stabilt läge när de är oanslutna. Alltså det "andra
läget" jämfört med hur DIP-switchen drar dom.

> Ett annat frågetecken är förbindningarna mellan ENP på räknarna. (blåa pilar på ritningen)
> Jag tycker att det fattas en förbindning.
> Jag har dubbelkollat fotografiet, det verkar finnas någon förbindning mellan Räknare-1 och Räknare-2.

Jag minns inte exakt från databladet, men sannolikt så behövs inte ENP på den räknare
som inte ska "ställas" via DIP-switcharna.

#Gäller det inte även B,C,D på fjärde räknaren? D.v.s den som är
längst till vänster på din PDF?#
Det väl bara bit QA som är i drift på den sista räknaren? Den 13'de.
De övriga tre sitter där i onödan.

#Och alltså bara i den lägsta
åttondelen av minnet, eftersom B,C och D är jordade på
högsta räknaren.#
Nja, nog lär det väl bli hela minnet ut?
De tre sista bitarna på Räknare-4 används inte överhuvudtaget, om jag nu fattat rätt.

Är det vanligt att man har första programraden "en bit in" i minnet?
Jag kan nämna att alla switchar står på OFF i mitt fall.

Aha, OK, ja i så fall då...
Ja, då kan man sätta starten över hela minnet i steg om 16 adresser.

> ...som är i drift på den sista räknaren?

Alltså, jag vet inte om det bara är jag, men eftersom vi tillhör en
kultur där vi t.ex läser från vänster till höger, så är det lite störigt
att "den sista räknaren" råkar vara den längst till vänster.

Alltså, ett tips, märk räknarna 1,2,3,4 och så kan vi tala om
"räknare 4" i stället för något annat. Om de är märkta så spelar
ordningen ingen roll längre (d.v.s 4,3,2,1 är helt OK).

I mitt huvud numrerade jag efter ökad "vikt", men det var ju inte så lätt att förstå.
Jag har ändrat på ritningen nu.

Jag lyckades skriva ett par rader till i det förra inlägget, under tiden du postade.
Jag trodde inte du skulle vara så snabb.

Ni kanske tycker att jag "djuplodar" för mycket, men det är bra för mig att lära mig lite digitalteknik.

> Är det vanligt att man har första programraden "en bit in" i minnet?

Tja, det kan ju vara helt olika program som ligger i samma prommar.
Det kan t.ex vara testprogram som kör något slags hårdvaru test.
O.s.v.

> I mitt huvud....

Exakt! Just *där* är ju inte vi med...

Då säger vi att den där biten är utklarad.

Då blir nästa att kartlägga förbindelserna mellan dessa 13st utgångar och Epromen.
Jag skulle inte bli förvånad om Epromen aktiveras samtidigt två och två, övre och undre.
Det finns ju inga OP-ledningar mellan undre raden och processorn.

Jag har petat lite med adressledningarna.
Till en början tar jag bara med ledning 0-9.
Ledning 10-12 bär av åt annat håll, så dessa tar jag separat senare.
Jag har numrerat adressledningarna 0-12, i enlighet med märkningarna på kortet vid lysdioderna.
0 är alltså bit QA från Räknare-1, osv.

Det vart mycket gissningar den här gången, men efter att jag kastade om ledning 8 och 11 tror jag det stämmer.
Om någon har lust att kolla ledningarna på ritningen vore jag tacksam.

Det är en sak som överstiger mitt förstånd.
Vid ledningarna som förbinder övre och undre raden Eprom, är dessa förbundna till 5V via resistorpacken.
Om de hade varit förbundna till jord, då hade jag förstått i viss mån.

"Buffertkrets" (7417N) är "Hex Buffers/Drivers With Open-Collector High-Voltage Outputs"
D.v.s att de kan i sig bara "dra" en linje mot jord/GND ("låg").
Resistorpacken används för att dra linjerna till 5V ("hög").

http://www.ti.com/product/sn7417

Adressledningar 10-12.

Dessa tre adressledningar demultiplexas till 5st ledningar.
Dessa 5st bär av till CS på Epromen.
Epromen verkar kopplas in två och två samtidigt, övre och undre.
Det borde innebära att det fungerar som om det vore 5st Eprom med 16 bitars bredd?

säter skrev:13st adressledningar borde stämma, både med antalet lysdioder och 8st 1024x8 Eprom.
Det innebär att de två extra tomma minnessocklarna inte kan vara för att expandera minnet ytterligare.
Det räcker inte räknaren till för.
Undrar just vad de är avsedda till?

Jag tänkte nog lite fel här.
I och med att Epromen är sammankopplade två och två, så räcker det med 12st adressledningar för 8st minnen.
Därmed räcker 13st till adressering av alla 10st minnesplatser.

Enligt denna tabell över demultiplexern, så kommer Epromen att kopplas in i ordning 0-1-2-3-4,
i takt med ökande värde på adressen.
Bra det. Då blir allt lite enklare. Risken fanns att de hade "blandat och gett" i oordning här. Det jag inte får ihop riktigt, är adressledning 12.
Den verkar inte gå till någon bufferkrets.
Istället inverteras den tre gånger.
Är detta något "fulknep" man tar till för att slippa en bufferkrets?

Ta en titt på adressledning 12.
Den ska förmodligen även kopplas ihop någonstans under inverteraren.
Jag är osäker på var.