Svenska ElektronikForumet

Nu har inte jag koll på LM5118, men generellt gäller att karakteristiken ändras i DCM. Därav behöver regulator åtminstone se till att återkopplingen är stabil även i DCM.

God fortsättning till alla EF:are!

Jag har läst en extra runda i lm5118-databladet och hittar inga explicita saker om DCM. Det enda som egentligen berör det är att de rekommenderar rippelström < Imin/2 för att hålla sig inom CCM i deras applikationsexempel. Kan man utläsa på controllerns funktion att den är stabil i DCM och/eller CCM? Eller är det egenskaper hos återkopplingen?

Det svåra är nog att ta fram överföringsfunktionen i DCM. Men jag hade kopplat upp det hela om du har prototypkort och testat. Kör de steg både på last och inkommande spänning du kan tänkas fås. Kika med oscilloskop om stegsvaret ser hyfsat ut. Sedan om du har krav på fasmarginal blir det kanske lite svårare att verifiera detta.

Jag har inget behov av att ha någon särskild fasmarginal (eller amplitudmarginal heller). Fungerar regulatorn som tänkt räcker det. Om man tänker sig att släppa ned (?) regulatorn i DCM, så tänker jag att när utgångsdioden slutar leda så kan utgångsnoden få förhöjd impedans och det borde gå att minska med större utgångskapacitans (iaf till viss del).

Utifrån det tänket tänker jag att man borde prova några stegfall med en mindre L1 och om det ringer på utgången kan det delvis lösas med större utgångskapacitans. Är jag rätt ute?

Går det inte istället att trimma in återkopplingen för att få stabilitet i både CCM och DCM?

Hur gick det, fick du regleringen stabil i både CCM och DCM?

Jag har precis börjat med de andra åtgärderna som kommit fram i tråden och ska testa med ett LC filter också. Återkommer med resultat

Vad har spolen för satureringsgräns?
Vad har du för krav på rippelspänning på utgången?
Kan man se schemat på din DC/DC?

270kHz och rimliga nivåer på rippelspänning och den utgångskapacitans du verkar ha ska inte generera ett så stort L som du visade i din tidigare bild i layout. Som andra tidigare påpekat ska du minimera switchloopar.

Generellt ska man klara av lagkrav utan ingångsfilter (CLC, LC) med god layout och lite krut lagt på ingångskapacitansen.
Tycker du lägger lite för mycket fokus på om buckomvandlaren går i DCM eller CCM.

Oscar

Spolen i fråga är 1410478C http://www.murata-ps.com/data/magnetics/kmp_1400.pdf

Target-rippel är 50mV. Uppmätt rippel är +/-100mV, vilket inte har orsakat några problem för resten av apparaten.

Schema enl. bifogad bild

Alltså, du gör ju en buck/boost SMPS med hyffsad effekt i (25W cirkus). Det blir lite designsvårigheter som man får räkna med.

Några reflektioner:
Layout: Du får jättestora switchloopar med dina stora komponenter, långt avstånd mellan Q1, Q2 osv. Din spole ser jättestor ut, jag hittade denna vid snabb googling: http://www.bourns.com/docs/Product-Data ... f?sfvrsn=2 SRP1770TA-101M 17x17mm. Denna bör minska parasitinduktansen i din switchloop rejält. Kolla databladet figur 29 för förslag till layout.

"Avkopplingen på primären är 5st X7R 50V 2,2uF
Avkopplingen på sekundären är 2st x7r 50V 47uF + 2st X7R 50V 0,47uF"

Schema: Antar du menar 2st 4,7uF på sekundären. Kan du öka dessa till iaf 4st 4.7uF? (helst 6st så du klarar ditt spänningsrippelkrav utan att ändra switchfrekvens). I och med att du har EMC problem vill du ju inte öka switchfrekvensen mycket.

Sen om du vill minska spänningsripplet mot det som matningen ser kan du pröva med att öka avkopplingsnätet här. Du skrev tidigare att du hade 5st 2,2uF, pröva lite olika värden på dessa kondensatorer, framför allt några mindre kondensatorer för att minska impedansen vid de höga frekvenserna.

Schema: Du kanske kan pröva att ersätta dina transistorer mot några trissor som är mer switchvänliga (mindre parasitkapacitans, mindre parasitinduktans med annan kåpa)

Schema: Vad behövs hela D2,D3,D11,D12,D14,D13,D15,D16 packet till?
D1 ser ut att bränna en del effekt om du puttar ut 5A (även om D1 ser mindre ström).

Kör hårt!
Oscar

Hej alla!

Nu har jag provat med filtret och med rätt konding (=2x 10uF keram, inte elyt) så ser det ut att klippa allt trådskräp.

Prov med mindre L1 är på ingående. Tack för Bourns-förslaget. Anledningen till att jag inte hittade den själv var att mättnadsströmmen var angiven med lägre tolerans på Bourns-spolen (20% reduktion vid Isat mot 50% på den spole som används nu)

Dubbelkollat avkopplingen på utgången, och det är 2x 47uF keram, inte 4,7uF

Båda transistorernas gate-kapacitans/laddningsbehov är iaf inom vad som är gränsen för lm5118. Vilken kåpa är mer lämplig för att få ned induktansen?

Högen med dioder/TVS:er är till för att klippa de ca 100V (!) spikar som förekommer i miljön där apparaten används