Svenska ElektronikForumet

Glöm inte bra avkoppling (och bra layout) till mosfetdrivare - någonstans måste de ta energin till gatedrivningen ifrån.
Dålig drivarströmförsörning -> inte optimal gatedrivning.

Har sett en konstruktion där drivare haft avkoppling genom klena vior där drivarens magiska rök läckte ut efter en stunds PWM.

/J

danei skrev:Nej det är strömmen som är av betydelse.

Jag har skrivit om svaret till detta säkert fyra gånger nu och jag får skämmas. Grundläggande elektronik men jag förstår ändå inte. Blir inte spänningsfallet över Drain/Source faktorn av Rdson och strömmen, och det är av spänningsfallet jag kan räkna ut effektförlusten?
Nä, nu har jag handsvett.

danei skrev:Nja den energin laddas ju ur igen. Det är i vilket fall så lite effekt som kommer den vägen att du kan strunta i det.

Ah ok. Jag förstog inte riktigt det exempel jag läste innan men det var bra att få reda på att det inte är något att lägga vikt på i nuläget.

danei skrev:Det är här det kan bli effekter att tala om. Som överslag kan du räkna med att du har halva strömmen och halva spänning under hela omslagstiden.

Det var ett väldigt bra tips! Lätträknat också
Så med snabbare switch-tid så minskar man alltså där också effektförlusten (men ökar också risken för hög EMC kanske?)

eljonas skrev:Glöm inte bra avkoppling (och bra layout) till mosfetdrivare - någonstans måste de ta energin till gatedrivningen ifrån.
Dålig drivarströmförsörning -> inte optimal gatedrivning.

Har sett en konstruktion där drivare haft avkoppling genom klena vior där drivarens magiska rök läckte ut efter en stunds PWM.

/J

Bra tips! Tyvärr börjar inse (som så många gånger förr) att det inte är så lätt.

Jag missförstod vad du menade med spänningen. Ditt resonemang är rätt.

Ser nu att jag skrev klantigt. (Kändes som att jag ville gå in i duschen och skrubba mig med stålull där ett tag.)

Ja det här var bra, tack ska ni ha. Känns som att jag fått lite grundläggade kunskap om MOSFET:s på köpet. Nu ska jag läsa vidare om Borres förslag. Det verkar vara en push-pull krets med bootstrapping(?).

Punkter att tänka på:
* Uppnå tröskelspänningen med god marginal. En (MOS)FET som fastnar halvvägs = väldigt varmt..
* Gatekapacitansen skall laddas från drivaren så den måste ha nog med strömkapacitet.
* Hur snabbt gatekapacitansen skall laddas avgörs av den önskade tiden för omkoppling mellan av- och på.
* I vissa tillämpningar kan man även behöva ladda ur gatekapacitansen snabbt.
* Rds_on har mest betydelse för förlusterna vid kontinuerligt påslag.

Ta en kik även på IGBT om det gäller ren av/på tillämpning.

Det finns (MOS)FET med tröskelspänning som har god marginal vid t.ex 5V men utbudet blir begränsat och dyrt.

En möjlig drivning kan väl vara att I/O utgången driver en NPN transistor som när den leder drar ner gatespänningen till nollnivå. Samt att när I/O utgången släpper så drar en pull-up gatespänningen till styrspänningens nivå. Denna koppling bör ge extra styrka till I/O utgången och ge rätt gatespänning. En nackdel kan vara om pull-up:en drar för långsamt. Det finns många sätt att lösa detta på.

Med risk för att slå in öppna dörrar: För att styra alt 1 (DC-last på/av med måttlig frekvens (typ <1 kHz) är ju en logic level n-ch mosfet (som danei nämnt) absolut enklast ("alla" med -L på slutet, ex RFD3055L(E)).

Direkt (eller kanske hellre seriemotstånd typ 100 Ohm) från porten till gaten bara. Ev svag pull-down från gaten till GND för att hålla den stängd vid odefinierat läge på porten. Man kan switcha rätt stora strömmar så, så länge frekvensen är måttlig.

@blueint: Bra sammanställning! Måste verkligen läsa på mer om det här med gate-kapacitans.
Lite IGBT kunskap har jag fått gratis under min MOSFET-resa och i nuläget passar nog en MOSFET bäst. Lite lättare att räkna på också känns det som.
Jag ska verkligen överväga det här med logiska MOSFET:s i mitt val. Det låter bra men kan verkligen tänka mig att dom är lite dyrare. Sen är väl allt relativt också...

Din idé om drivning var precis vad jag syftade på i mitt första inlägg men jag förstår inte varför man ska dra den låg med en trissa och köra pull-up till hög nivå, varför inte tvärt om? Får en känsla av att det är "säkrare" att ge den styrspänning genom trissan och pull-down till låg.


@JohnGalt: Tror vekligen det är så här jag kommer göra framöver vid "låga" frekvenser. Logisk MOSFET men ~100 Ohms resistor emellan. Skitbra att trycka på det här med en pull-down för att försäkra sig att den vekligen går låg.

Förresten, kan man råkar använda ett "för svagt" pull-down så det skapar instabilitet(?) vid neddragningen? Vet inte hur jag ska ställa frågan riktigt... Är det någon som förstår?

Njae, tror inte direkt det är någon risk med för svag pull-down, både gaten och porten är ju rejält högohmiga. Jag brukar sätta 100k. Porten ska ju alltid ha 0/1 i drift (sourca/sänka "aktivt"). Odefinierad kan den ju vara under någon ms eller så vid uppstart innan porten satts, eller om man missar något i programmet (som jag brukar göra).
Den blir snabbt varm i halvledande läge med stor last.