Postat: 1 augusti 2007, 22:23:30
hmm - 25 MHz är inte så långt från 133 MB IDE-bussens 33 MHz per ledare, och dom hade bekymmer redan efter 3-4 dm med speciell, ledartätt bandkabel... medans SCSI kunde köra på många metrar och dubbla takten tack vare sin terminering i ändarna (132 Ohm).
Jag skulle fundera på annan topologi, då 25 MHz ger 42 grader fasskift på 800 mm microstrip, men visst - prova detta, dock måste du nära garanterat ha någon form av terminering i bortre ändan. Prova detta innan du har satsat på allt för mycket programering och kodning i din FPGA - funkar inte tänkta lösningen rent HW-mässigt så är all tid där bortkastat på mjukvaror etc. som är beroende av topologin - försök leta fram showstopper så tidigt som möjligt.
Bygg en prototypkort med tänkta perferikretsar och aktuellea längder med avtapp och även där med anslutna perferi - glöm inte ev. ev kontakter på vägen till din FPGA och prova konceptet med enklast möjliga program.
Se till att ha vcc och gnd i närheten av kretsens ingång för att kunna prova olika termineringar i ändarna. prova med dubbla och tom. 3-dubbla längden och se att det fungerar även då, då får du indikation på att du har marginal
Detta är säkraste sätte att kolla. Skall du studera med oscilloskop så måste den vara snabb och du måste ha probar med väldigt liten kapacitans (<1 pF) eller aktiva probar för att studera detta - annars påverkar proben för mycket när du mäter...
---
Dina bekymmer med 24 mA - gäller dessa vid kontinuerlig drift eller gäller det också vid ett omslag (driverns sänk/höjförmåga) - om bara förstnämda gäller så skulle en AC-terminerad avslutning fungera. Om du kör med LVTTL och LVCMOS så kan 24 mA sänka 2.4 Volt över 100 Ohm, vilket är ungefär svinget man har i dessa miljöer.
Du har händelsevis inte IBIS-modeller på dina ingångar och utgångar - vissa Spice-simulatorer kan importera dessa (bla. demo av microcap 8 och uppåt, men inte köra pga nodbegränsningar i demot) och troligtvis använda dessa portas egenskaper vid den här typen av problemanalys.
det som kulle underlätta är en länkt till exakt använda FPGA (finns många varianter) samt tänkt använda perferikretsar. - är det prisskänsligt så att du inte kan använda typ PIC i varje display för att sköta den lokala PWM-ahnteringen och bara skicka lite kommandon i lagom takt från fpgan??
---
3-lagers Stripline verkar en dyr lösning, speciellt om det är tänkt med långa kort och kanske hög mekanisk passning (mot tex paneler)
Du har inte funderat över om det kan lösas med skärmad Cat5 och skärmad modular-kontakter mellan enheterna - du får större frihet, speciellt när det gäller mekanisk inpassning mot paneler etc. då 0.5 mm snedhet och asymmetri i hålen/ramarna är det första folk ser och bedömmer kvaliten efter av hela anläggningen, oavsett hur avancerad den är i övrigt - folk bedömmer med nybilköparögon - även proffesionella inköpare/beställare, speciellt om de inte förstår vad som händer bakom - då är finnish A och O om inte driftsättningen skall starta med redan från början negativ inställning...
Den 'enkla' absolutlängdspassning mellan långdragna kretskort med displaykomponenter och paneler är banne mig bland dets svåraste att få till rätt redan första gången i ett projekt (eller efter byte av leverantör) och får inte underskattas... se till att det är mindre block med lokal inpassningsmarginal mot bärarmekanik/panel...
tillägg:
Provade lite i spice och 74HCT00-kretsar med 4 st motsvarande 200 mm transmissionslinjestumpar @ 100 Ohm i serie och tapp till en 74HCT00 port i varje övergång till nästa transmissionslinjestump.
man kan väl säga så här - 'Uj vad det ringer', men också att det räcker med en seriemotstånd på utgången eller AC-kopplad jordande 100 Ohm i ändan, då lugnar det ned sig väldigt mycket. Klampingdioderna i IC-kretsarna dränerar också mycket energi då det blir både starkt positiva och negativa värden om transmissionslinjen arbetar odämpat.
Jag skulle fundera på annan topologi, då 25 MHz ger 42 grader fasskift på 800 mm microstrip, men visst - prova detta, dock måste du nära garanterat ha någon form av terminering i bortre ändan. Prova detta innan du har satsat på allt för mycket programering och kodning i din FPGA - funkar inte tänkta lösningen rent HW-mässigt så är all tid där bortkastat på mjukvaror etc. som är beroende av topologin - försök leta fram showstopper så tidigt som möjligt.
Bygg en prototypkort med tänkta perferikretsar och aktuellea längder med avtapp och även där med anslutna perferi - glöm inte ev. ev kontakter på vägen till din FPGA och prova konceptet med enklast möjliga program.
Se till att ha vcc och gnd i närheten av kretsens ingång för att kunna prova olika termineringar i ändarna. prova med dubbla och tom. 3-dubbla längden och se att det fungerar även då, då får du indikation på att du har marginal
Detta är säkraste sätte att kolla. Skall du studera med oscilloskop så måste den vara snabb och du måste ha probar med väldigt liten kapacitans (<1 pF) eller aktiva probar för att studera detta - annars påverkar proben för mycket när du mäter...
---
Dina bekymmer med 24 mA - gäller dessa vid kontinuerlig drift eller gäller det också vid ett omslag (driverns sänk/höjförmåga) - om bara förstnämda gäller så skulle en AC-terminerad avslutning fungera. Om du kör med LVTTL och LVCMOS så kan 24 mA sänka 2.4 Volt över 100 Ohm, vilket är ungefär svinget man har i dessa miljöer.
Du har händelsevis inte IBIS-modeller på dina ingångar och utgångar - vissa Spice-simulatorer kan importera dessa (bla. demo av microcap 8 och uppåt, men inte köra pga nodbegränsningar i demot) och troligtvis använda dessa portas egenskaper vid den här typen av problemanalys.
det som kulle underlätta är en länkt till exakt använda FPGA (finns många varianter) samt tänkt använda perferikretsar. - är det prisskänsligt så att du inte kan använda typ PIC i varje display för att sköta den lokala PWM-ahnteringen och bara skicka lite kommandon i lagom takt från fpgan??
---
3-lagers Stripline verkar en dyr lösning, speciellt om det är tänkt med långa kort och kanske hög mekanisk passning (mot tex paneler)
Du har inte funderat över om det kan lösas med skärmad Cat5 och skärmad modular-kontakter mellan enheterna - du får större frihet, speciellt när det gäller mekanisk inpassning mot paneler etc. då 0.5 mm snedhet och asymmetri i hålen/ramarna är det första folk ser och bedömmer kvaliten efter av hela anläggningen, oavsett hur avancerad den är i övrigt - folk bedömmer med nybilköparögon - även proffesionella inköpare/beställare, speciellt om de inte förstår vad som händer bakom - då är finnish A och O om inte driftsättningen skall starta med redan från början negativ inställning...
Den 'enkla' absolutlängdspassning mellan långdragna kretskort med displaykomponenter och paneler är banne mig bland dets svåraste att få till rätt redan första gången i ett projekt (eller efter byte av leverantör) och får inte underskattas... se till att det är mindre block med lokal inpassningsmarginal mot bärarmekanik/panel...
tillägg:
Provade lite i spice och 74HCT00-kretsar med 4 st motsvarande 200 mm transmissionslinjestumpar @ 100 Ohm i serie och tapp till en 74HCT00 port i varje övergång till nästa transmissionslinjestump.
man kan väl säga så här - 'Uj vad det ringer', men också att det räcker med en seriemotstånd på utgången eller AC-kopplad jordande 100 Ohm i ändan, då lugnar det ned sig väldigt mycket. Klampingdioderna i IC-kretsarna dränerar också mycket energi då det blir både starkt positiva och negativa värden om transmissionslinjen arbetar odämpat.
