Svenska ElektronikForumet

Pinkonfigurationen på mina Eprom.
Är en vy från ovansidan?
I sådana fall får jag det inte att gå ihop riktigt.

10 adress och 8 datapinnar. 1K x 8bit.
En CS för att "välja" kretsen.
Vad är det som inte "går ihop" ?

Det skulle stämma bättre om den var spegelvänd.
Därför undrar jag om det är en vy från ovansidan som visas på bild.

Ja, det är sett uppifrån med benen "ner i pappret".
D.v.s den sida där märkningen normalt är. Som den
sitter monterad på ett mönsterkort.

säter skrev:Det bilden visar borde helt enkelt vara en "breddning" av minnet till 12 bitar?
Det borde ge plats för 1024 instruktioner, och 8 bitars bredd på "I/O Address Memory" borde ge möjlighet att adressera 256 in/ut-gångar?
Till dessa in/ut-gångar måste väl även Ram-minne och liknande anslutas?

Arbetsminnet är 1024 bytes SRAM i AMD-kretsen märkt 2102 i översta raden, blå sockel.

Processorn är lite udda med 1-bits databuss men innehållet i eprommarna tror jag är 4 bitar opkod/instruktion och 4 bitar I/O adress i varje byte.

Den röda inscannade handboken du länkade till visar bra på s14 i PDF:en.

Sidan 14. är helt blank hos mig.

Menar du Fig. 4.2 på sidan 27?

Första sidan i kapitel 2 i den röda boken tittade jag på.

Det är ju samma bok vi tittar i, men jag får inte dina sidor att stämma.

Är det denna konfigurering du menar? Vad jag kan förstå, (och det är inte mycket ), så räcker 4 bits I/O-adress bara till 16st in/ut-gångar.
På mitt system är det betydligt fler.

Det går ju att expandera externt (utanför processorn) till i princip
obegränsat antal portar, in/utgångar. D.v.s att processorn/koden
inte skriver till in/utgångarna direkt utan till några extra register
som, som sagt, kan byggas ut lite hur man vill.

#D.v.s att processorn/koden
inte skriver till in/utgångarna direkt utan till några extra register#

Adressen till dessa extra register måste väl fortfarande komma från koden?
Där rymms ju bara 4 bitar enl. ovanstående.

Jag får ett intryck av att du blandar friskt Säter. Det är inte säkert att de fyra bitarna i I/O adressen används för att accessa EPROM:en du visat bild på innan i tråden.

Jag har inte läst hela tråden men rubriken antyder att du vill göra backup av EPROM:en och för detta behöver du inte veta hur de inbördes kommunicerar med CPU:n. Det viktiga är att du håller reda på var respektive kapsel sitter på kortet.

> Där rymms ju bara 4 bitar enl. ovanstående.

Jo, men genom att skriva dessa 4 bitar till register som ligger
mellan processorn och minnena så kan man skapa adresser
som är 4, 8, 12 eller valfritt antal bitar. D.v.s att "data" från
programmet ovandlas till "adresser"...

Men det blir mycket spekulation här...

#Jag får ett intryck av att du blandar friskt Säter.#
Det gör jag säkert.

#du vill göra backup av EPROM:en och för detta behöver du inte veta hur de inbördes kommunicerar med CPU:n.#
Steg 1. är att klona EPROM:en, det tror jag löser sig bara brännaren kommer hem.
Sedan har jag även en fundering om det går att klura ut hur apparaten fungerar.

säter skrev:Nej, i första hand är jag inte ute efter att ersätta apparaten.
Jag vill klura ut hur alla vilkor är satta mm.
Dvs, få klarhet i hur logiken är uppbyggd.

#D.v.s att "data" från
programmet ovandlas till "adresser"...#
Aha, då tror jag att jag hänger med.
Med tanke på att databussen bara är 1 bit "bred", så åtgår det då alltså 8 klockcykler för att adressera en 8-bitars adress?

#Men det blir mycket spekulation här... #
Så är det, men tänk på att jag är nybörjare och till åren, så "runtomkring resonemanget" är nyttigt för mig.
Jag tror faktiskt några "bitar" äntligen börjar ramla på plats i hjärnan.

Det var figur 2.1 jag tänkte på. Minnesadresseringen verkar skötas av en extern binär räknare, http://www.onsemi.com/pub_link/Collater ... 516B-D.PDF. I figur 4.1 så har de kopplat ihop två sådana i kedja och har MCM7641 som programminne (ROM).

För att adressera mer minne så kan man ha fler räknare i kedja och adressera 12 eller 16 bitar eller så kan man se varje ROM-krets som en sida i minnet ("pageat minne") och ha extern logik som aktiverar en sida i taget.

Vill man ha fler utgångsbitar så kan man koppla flera låskretsar/latchar parallellt efter den första och sedan latcha ut hur många bitar man vill i bredd genom att skicka ut åtta bitar i taget per klockcykel till respektive krets som aktiveras för att ta emot data en åt gången med extern logik eller ytterligare någon räknare.

Kan du ta en bild av den övre högra delen av ditt kretskort utan blixtblänk så skall det nog gå att se lite bättre vilka kretsar konstruktören av ditt kort har valt och hur det fungerar.

Exemplet gäller för ett åttabitars programminne:
Minnet adresseras av räknaren, räknaren pekar ut en minnscell, i cellen finns OP-koden (4-bitar) och adressen till det I/O-objekt (4-bitar) som ska behandlas. Det innebär att i det här systemet finns 16 ingångar och 16 utgångar.

12bitars minneslängd:
4-bitar OP-kod, 8-bitar I/O adressering: 256 in och utgångar.

8bitars minne flätad adressering:
4-bitar OP-kod, 12-bitars I/O adressering: 4096 in och utgångar, varje programmrad upptar 2byte

LUn i CPUn utför enkla logiska operationer av det som finns i en D-vippa i CPUn och det som hämntas från I/O.

Exempel:
LD 14 *Hämtar I-objekt 14 till minnet
AND 4 *OCH I-objekt 4
OUT 2 *Matar ut resultatet på O-objekt 2