Bygga egen dator från grunden

[DanielM]

Oj herrejösses. Duktigt!
Har du använt ett speciellt program som har ritat detta åt dig, eller har du ritat allt för hand?

Angående S-3S-regeln så går den inte appliceras på en BGA enligt dokumentet.
Men jag har ett lager på 3.661mil mellan lager 1 och lager 2 och mellan varje ledarbana (3.5mill (0.09mm)) så är det 13.2mil (0.335mm). Så jag ligger bra till.

Så man kan dra slutsatsen att alla databussar D0-D15 och A0 till A14 (A15 är NC) så ska det vara samma längd på alla linjer?

[Klas-Kenny]

Det är handritat i Allegro.
Med stor inspiration av referensdesignen, såklart.

Så man kan dra slutsatsen att alla databussar D0-D15 och A0 till A14 (A15 är NC) så ska det vara samma längd på alla linjer?

Det är det enklaste sättet att göra, om man vill slippa tänka efter för noga eller riskera fel. Men du kan dela upp det lite om så önskas, för att eventuellt korta ner ner några ledare.
D0-D7 ska vara lika långa, D8-D15 lika långa, A0-A15 lika långa. Och sen respektive klock- och kontrollsignaler ska vara lika långa som övriga signaler i respektive grupp också (DQS, CLK, CAS, RAS osv).



För övrigt, glöm inte bort att vior också tillför ledarlängd motsvarande kretskortets tjocklek. Så ledare på undersidan blir automatiskt 3.2mm längre på ett 1.6mm PCB.
Vissa CAD-program kan ta med det i beräkningen automatiskt, andra inte.

[DanielM]

Det är handritat i Allegro.
Med stor inspiration av referensdesignen, såklart.

Då vet jag att det finns inga genvägar. Ser att vissa på Youtube använder autorouting ofta.

Det är det enklaste sättet att göra, om man vill slippa tänka efter för noga eller riskera fel. Men du kan dela upp det lite om så önskas, för att eventuellt korta ner ner några ledare.
D0-D7 ska vara lika långa, D8-D15 lika långa, A0-A15 lika långa. Och sen respektive klock- och kontrollsignaler ska vara lika långa som övriga signaler i respektive grupp också (DQS, CLK, CAS, RAS osv).

Hur vet du att dom är lika långa?
Finns det någon funktion som mäter, eller mäter du själv igenom att använda enkel distansmätare?

För övrigt, glöm inte bort att vior också tillför ledarlängd motsvarande kretskortets tjocklek. Så ledare på undersidan blir automatiskt 3.2mm längre på ett 1.6mm PCB.
Vissa CAD-program kan ta med det i beräkningen automatiskt, andra inte.

Jag ska uppdatera min dragning snart.

Men vad händer om man måste ha massa avlastningskondensatorer och resistorer? Dom tillför ju också längder.

[Klas-Kenny]

Hur vet du att dom är lika långa?
Finns det någon funktion som mäter, eller mäter du själv igenom att använda enkel distansmätare?

CAD-programmet räknar ut längden åt dig. Antar att ditt CAD-program kan det, annars rekommenderar jag starkt att byta.

Men vad händer om man måste ha massa avlastningskondensatorer och resistorer? Dom tillför ju också längder.

Kondensatorer är inget du har kopplade på dessa signaler.
Något enstaka motstånd möjligen, i så fall ser du till att sätta det så att det blir minsta möjliga stubbe.

[DanielM]

Kondensatorer är inget du har kopplade på dessa signaler.
Något enstaka motstånd möjligen, i så fall ser du till att sätta det så att det blir minsta möjliga stubbe.

Då är detta inte bra?

Skärmbild 2024-03-26 210157.png

För sådant gör utvecklingskoret.

Skärmbild 2024-03-26 210332.png

Skärmbild 2024-03-26 210314.png

[DanielM]

Nu har jag placerat mina kondensatorer och resistorer efter en god placering.
Borde man inte använda autorouting här?

Skärmbild 2024-03-27 085608.png

Skärmbild 2024-03-27 085549.png

[Swech]

Klas Kenny talar om vad som är viktigt.
Sedan visar du hur du gjort och din design ser ju inte direkt ut som alla andras.
Kabellängderna skall vara samma...

Swech

[DanielM]

Jag är inte klar med det jag håller på med.
Jag försöker hitta ett bra sätt där jag kan anorna D0-D15 så att dom passar bättre med mina spår på PCB-kortet.

Jag tittade lite på hur ST designade sina linjer.
Enligt dokumentationen för rekommendationer hur man drar en linje för DDR-minnen. Då gäller det nogrannhet först.
Men tittar man på deras 3D-modell så skiljer det sig +-2mm mellan linjerna. Då menar jag D0-D15.

Skärmbild 2024-03-28 004117.png

Skärmbild 2024-03-28 003942.png

[Klas-Kenny]

Är där några termineringsmotstånd på de signalerna?
I så fall, mäter du längden hela vägen ut i termineringsmotståndet eller bara till pinnen på minnet?

Sen är det också så att ledarna internt inuti processorn har en viss längd. Vissa processorer längdmatchar internt så att ledarna på PCB ska vara lika långa, andra har olika ledarlängder internt i processorn så att olika signaler ska ha lite olika längd på PCB.
Tyckte mig se i dokumentet att man skulle fråga sin säljrepresentant om denna data.

[DanielM]

Det är bara pull-upps på A0-A14 (A15 är NC) signalerna.
Men D0-D15 så är det inga kondingar eller motstånd.

Jag tror att ST har koll på vad dom gör. Enligt deras riktlinjer för PCB konstruktion så rekommenderar dom att man följer deras konstruktioner rakt av. Det står på sidan 6/29 i dokumentet AN5122 från ST.

[Klas-Kenny]

ST har naturligtvis koll på vad de gör.
Har du möjlighet att kopiera deras layout rakt av så är det tveklöst att rekommendera. Tänk på att även kopiera deras PCB-stackup samtidigt då, eller göra eventuellt nödvändiga förändringar för det annars.
Besparar mycket huvudverk och risker.


Angående längderna så säger AN5122 så här i kapitel 5.2:

The whole signal path must be considered (from the STM32MP1 Series die to the memory
chip), taking into account the package and PCB lengths.

Och senare:

ST templates and length equalization tables can be used to help simplify the task of
equalizing signal trace lengths. These tables include the trace lengths of the packages.
Please contact your local ST sales representative to obtain these.

Ska du göra layoten själv, och inte kopiera rakt av, så är det information som du behöver. Och är en trolig förklaring till att de ritat olika ledarlängder.

[DanielM]

ST har naturligtvis koll på vad de gör.
Har du möjlighet att kopiera deras layout rakt av så är det tveklöst att rekommendera. Tänk på att även kopiera deras PCB-stackup samtidigt då, eller göra eventuellt nödvändiga förändringar för det annars.
Besparar mycket huvudverk och risker.

Ska du göra layoten själv, och inte kopiera rakt av, så är det information som du behöver. Och är en trolig förklaring till att de ritat olika ledarlängder.

Dom använder Altium Designer för att konstruera 3D-modellen. Jag har bara Altium CircuitMaker.
Så min "kopiering" kommer att vara visuell.

Dessutom använder jag STM32MP157AAA3 processorn, medan STM32MP157-Dev-Kit använder STM32MP157DAC1. Så det är en en annan positionering på pinnarna för BGA processorn.

Det jag har gjort är att jag har laddat in 3D-modellen i Altium365 så jag kan visuellt se ett exempel på hur ungefärlig längd ska vara.

[Klas-Kenny]

Är det olika pinout mellan de olika processorerna så ska du inte räkna med att de har samma längd internt i kapseln.

[TomasL]

Det jag har gjort är att jag har laddat in 3D-modellen i Altium365 så jag kan visuellt se ett exempel på hur ungefärlig längd ska vara.

Ungefärlig längd, är inte bra, du behöver exakt längd.

[DanielM]

Det jag har gjort är att jag har laddat in 3D-modellen i Altium365 så jag kan visuellt se ett exempel på hur ungefärlig längd ska vara.

Ungefärlig längd, är inte bra, du behöver exakt längd.

Är det olika pinout mellan de olika processorerna så ska du inte räkna med att de har samma längd internt i kapseln.

Jag förstår.
Jag har sett nu att ST själva lägger upp en grundläggande modell som start.
Jag misstänker att detta är en starkt rekommendation från ST att utgå från denna modell.

https://www.st.com/en/microcontrollers- ... -resources

Skärmbild 2024-04-02 093821.png