STM32 har allt - Utom trådlöshet

[DanielM]

Jag testar dra om med 4 plan för att se skillnaden. Jag har gjort en säkerhetskopiering på 2-planiga kortet.

Edit:
Då var det klart! Mycket mycket enklare när man har 4 lager. Då är det bara dra den korstaste vägen.
Började med att dra 3.3v först och se till så alla avlastningskondensatorer får sin spänning först i rätt riktning så jag inte undviker dessa igenom att "bygla" förbi, men ändå ansluta dom. Hoppas ni förstår vad jag menar.
Sedan började jag med att se till så de absolut känsligaste signalerna dras sedan. Kortaste vägen! Minimalt med vior! De resterande signalerna så som digital in eller digital ut, drog jag bara. Dom är inte nogranna och jag blir glad om jag iallafall får en signal på dom.

Det jag har gjort är att jag har bara klickat på en punkt, flyttat musen, klickat på en annan punkt. Då får jag den kortaste vägen. Det är ju KiCad som egentligen räknar ut vart vinkeln ska börja och sluta, för att det ska bli kort som pythagoras (ej svordom).

screenshot.jpg

screenshot_1.jpg

screenshot_2.jpg

Jag har också en fråga angående om Pull-up.
Jag har dragit mitt schema så här:

screenshot_6.jpg

Detta schema bygger på databladets rekommendationer.
Men vissa scheman ser ut så här.



Jag undrar varför dom har pull-ups på

• LED_CFG
• PWR_DOWN
• MDC
• RESET_N

När dom redan har inbyggt pull-up? Dessutom har inte MDC någon pull-up, eller pull-down. Det står dessutom inte heller att MDC ska ha någon pull-resistor.

screenshot_7.jpg

screenshot_5.jpg

screenshot_4.jpg

screenshot_5.jpg

Källa till databladet: https://www.ti.com/lit/ds/symlink/dp838 ... 2FDP83848I

Dessutom undrar jag vad denn 50 Mhz CMOS källa ska in i STM32:n. Jag ser ingen pinne för detta? Har jag missat något?

screenshot_3.jpg

Källa till databladet (sidan 189): https://www.st.com/resource/en/datashee ... f405rg.pdf

[Formax51]

hmm
Ja kortet är fortfarande mer eller mindre autoroutat.. som många antytt i tidigare inlägg så bör man tänka på hur "känsliga" signaler skall dras. Du har angivit att signaler mellan STM32 och ethernet controller skall vara differential pairs.. vilket mer eller mindre säger att dom skall följa varandra... då vill man inte heller fara å hoppa mellan olika lager på kortet.. vilket orsakar impedans problem... med 4 lager å lite tid å hängivenhet så är det inga problem att få detta på topp lagret.. tillsammans med lite andra signaler... men som sagt man måste lägga lite egen tid å INTE förlita sig på att CAD mjukvaran löser det

[DanielM]

Det står inte i databladet att linjerna måste följa varandra parallellt för att det ska fungera. Det rekommenderas att dom är nära varandra och inga vior får användas. Däremot står det att linjerna ska vara så korta som möjligt.

Jag uppfyller dessa krav så gott som det går

[Klas-Kenny]

Finns inga differentiella signaler mellan uC och PHY, du har markerat i schemat att det skulle vara så men jag förstår inte vad du fått detta ifrån. De måste inte gå parallellt. Men mellan PHY och jack är det differentiella signaler, som måste gå parallellt.

Och om detta står följande:

Stubs should be avoided on all signal traces, especially the differential signal pairs. See Figure 7-11. Within the pairs (for example, TD+ and TD-) the trace lengths should be run parallel to each other and matched in length. Matched lengths minimize delay differences, avoiding an increase in common mode noise and increased EMI.

Vad jag kan se går se i princip inte parallellt alls.

[DanielM]

Och jag har dragit dom parallellt.
Kanske inte helt perfekt då det är mycket annat i vägen och jag vill helst dra dom 45 gradigt eller 90 gradigt rakt upp.

screenshot_3.jpg

[Klas-Kenny]

Parallellt, ja, jo...

Men de ska vara med samma avstånd hela vägen också. Googla "differential pair routing". CAD-programmet borde ha en inbyggd funktion för att rita diffpar.

Sen om du bara flyttar lite på de komponenter som sitter i vägen, så kan du dra de ledarna raka vägen till kontaktdonet istället för en massa lagerhopp.

[mankan]

Du har fortfarande prioriterat placering av silkscreen före placeringen av själva komponenten när det gäller avkopplingskondingar.

[DanielM]

Parallellt, ja, jo...

Men de ska vara med samma avstånd hela vägen också. Googla "differential pair routing". CAD-programmet borde ha en inbyggd funktion för att rita diffpar.

Sen om du bara flyttar lite på de komponenter som sitter i vägen, så kan du dra de ledarna raka vägen till kontaktdonet istället för en massa lagerhopp.

Nu då?
Vad tror ni om det övriga jag skrev ovan angående om pull-up? Har jag gjort rätt, eller har jag missat något varför dom har externa pull-ups på pinnar som har interna pull-ups?

screenshot_4.jpg

Du har fortfarande prioriterat placering av silkscreen före placeringen av själva komponenten när det gäller avkopplingskondingar.

Jag flyttade om lite. Tänk på uttrycket "There is no free lunch", vilket betyder att där du ändrar något för att tjäna på det, så minskar du något annat som du förlorar på.
Jag har möbelerat om lite med kondensatorer

[Klas-Kenny]

Bättre, men varför gör du inte bara typ såhär, helt utan vior på de ledarna?

(extremt fult gjort snabbt i paint, för att visa principen)

screenshot_3.jpg

För övrigt så utnyttjar du dina fyra lager väldigt "udda" och ineffektivt.

Gör ett av innerlagrena helt fyllt med jordplan. Det andra innerlagret helt fyllt med 3V3.
Sen drar du inga signalledningar på de lagerna, om du inte absolut måste någon kort sträcka.

Behöver du sen jord eller 3V3 till någon komponent, så drar du bara en via rakt ner precis där det behövs. Du behöver alltså i princip inte dra några alls ledare för 3V3 eller GND, bara extremt korta sträckor typ från via till avkopplingskonding vidare till processorn, eller vad som nu ska matas.

[DanielM]

Jo, jag vet att jag kan ändra och slipa på detta hela tiden. Men frågan är när det är godkänt?
Jag kan ju hålla på dagar och nätter för att dra lite linjer.

Jag har grön och röd som GND, men även röd som 3.3v. Rosa och gul är för signaler. Grön förekommer ibland också som signal, men vid få fall.

Men vad tror ni om det jag skrev ovan om pull-ups på pinnar som redan har intern pull-ups?

Jag tror att detta som jag har gjort kommer fungera utmärkt!
Jag skulle gärna vilja gå vidare med LwIP och lära mig hur man använder detta verktyg.

[perra_e]

Denna video är länkad i en annan tråd. Den killen vet vad han pratar om! Där kan man lära sig massor om vad som egentligen händer på ett mönsterkort.
https://youtu.be/ySuUZEjARPY

[DanielM]

Jag gjorde det klas-kenny sade angående om att flytta om resistorerna så jag har 0 vior. Jag har valt övre plan (röd) som differentiella signaler och undre plan (grön) när jag ska dra ledningar under de differentiella signalerna. Bara för att 3.3v ska vara så långt ifrån de differentiella signalerna så mycket som det bara går.

Jag bedömmer att jag är klar med mitt PCB kort. Nu är det dags för produktion. Jag tänker skicka in gerber-filerna snart till JLPCB i kväll. Så säg till om ni hittar något skumt så ändrar jag det.

screenshot_3.jpg

screenshot_1.jpg

Jag lägger även upp mitt projekt här för den som vill ladda ned. Uppdatering: Jag har lagt till en extern 2.2 kOhm pull-up resistor(R1) på CRS_DV bara för att det ska vara ekvivalent med detta https://www.waveshare.com/w/upload/3/31 ... ematic.pdf Detta schema är alltså från https://www.waveshare.com/dp83848-ethernet-board.htm. Jag vet att schemat har en 0-ohm resistor efter oscillatorn, men det anser jag inte behövs på mitt kort då oscillatorn är i utmärkt skick och väldigt nära ETH PHY.

Jag har även lagt till en extern 2.2kOhm pull-up resistor(R5) för RESET_N. Jag vill inte ta någon risk att DP83848I inte får någon hårdvaru-nollställning av STM32 då för att nollställda DP83848I så krävs det att pinne RESET_N blir låg i 1 uS, till skillnad från reset hos OV7670 som kräver 1 mS för RESET att ge resultat.

Jag vågar inte chansa på att förlita mig på internal svaga pull-up resistorer.

Bättre, men varför gör du inte bara typ såhär, helt utan vior på de ledarna?

(extremt fult gjort snabbt i paint, för att visa principen)
screenshot_3.jpg

För övrigt så utnyttjar du dina fyra lager väldigt "udda" och ineffektivt.

Gör ett av innerlagrena helt fyllt med jordplan. Det andra innerlagret helt fyllt med 3V3.
Sen drar du inga signalledningar på de lagerna, om du inte absolut måste någon kort sträcka.

Behöver du sen jord eller 3V3 till någon komponent, så drar du bara en via rakt ner precis där det behövs. Du behöver alltså i princip inte dra några alls ledare för 3V3 eller GND, bara extremt korta sträckor typ från via till avkopplingskonding vidare till processorn, eller vad som nu ska matas.

[DanielM]

Är detta korrekt?
Jag menar.....vad har hänt med priset för 4-lager?

Jag kanske måste använda 2-lager trots allt? Jag har den gamla sparad, men den var ju riktigt dåligt dragen enligt er.

screenshot_1.jpg

[Rick81]

4 lagers kort är dyrare än 2 lager.

Nu vet jag inte vad dina 2 lager kostade dock.

[Klas-Kenny]

Har du valt impedansanpassning eller något i prisuträkningen?
Det skulle förklara "engineering fee".

Edit: För övrigt,

Jag kanske måste använda 2-lager trots allt? Jag har den gamla sparad, men den var ju riktigt dåligt dragen enligt er.

Jag tycker att din 4-lagerslayout verkar ganska dåligt gjord också, ärligt talat.
Du utnyttjar som sagt inte lagerna på ett bra sätt.
Kanske att den fungerar, med lite tur. Men den *onödigt* dålig. Du hade förmodligen kunnat göra en bättre layout med mindre jobb, om du bara lyssnat på vad både jag och TomasL (och kanske fler?) sagt om lageruppbyggnaden.