CPLD i DIL-format

[AndLi]

Jag gissar vilt... du har dragit en ledare ut från chipet, avbrutit den. När du sen skarvat på för att fortsätta har du missat änden på samma sätt som du överlappat pinnarna tidigare...

Ett rejält dra runt komponenten test borde avslöja det hela... (alltså så långt att hela linjens alla bitar rör på sig)

[Borre]

Kolla väl filerna ändå då.. Ser du felet på bilderna? Jag har alltså flyttat de fyra IC1xx till höger ett snäpp och inga ledare följer med.

roger_ef_8.png

Återigen beror det på "fel" gridsize och att du inte använt show rätt, eller inte hängt med på hur den fungerar. Du hade testat med show sa du, men inga av "pinnarna" lyser ju upp som de ska om du kopplat rätt.

Det finns däremot ett ganska enkelt sätt att lösa just detta utan att dra om några ledare, nu för att du ska lära dig så får du fundera lite själv så ska jag tala om sen om du inte kommer på det. Ett tips är flytta.


Dom där VCC till vänster jag skrev om tidigare ska mycket riktigt anslutas på bara en sidan, den till vänster. Som sagt, idiotiskt ritat komponent. Här hade "pins"/ringarna kunnat hjälpt till.

[pstrand]

Fixade till schema filen så att allt hänger ihop. (Samma trick som Borre föreslog)

La ut komponenterna och funderade på hur ledningsdragningen ska se ut.

Men hur sjutton du ska få in detta på ett 2-lagers kort, samt få till bra jordplan/spännings försörjning övergår mitt förstånd (Har caddat en hel del i mitt liv).

Men lycka till. Finns det inte färdiga "labb-kort" att köpa istället, jo jag vet att du vill göra allt själv, men det viktiga är väll att du ska kunna använda XILINX:en.

Vill också önska Dig en riktigt God Jul.

[E85]

Det finns en hel del mycket billiga breakout boards för SMD, exempelvis här: http://www.futurlec.com/SMD_Adapters.shtml
Lite lättare när de dragit pinnarna närmsta vägen och utan korsningar...

[pstrand]

Hej E85. Tack för bra länk. Den ska jag spara.

PS: God Jul.

[Spisblinkaren]

Kolla väl filerna ändå då.. Ser du felet på bilderna? Jag har alltså flyttat de fyra IC1xx till höger ett snäpp och inga ledare följer med.

Har mina junctions förstört det då eller för innan jag placerade ut junctions flyttade jag alla moduler och då hängde ledningarna på benen, detta gäller faktiskt alla headers också för jag provade/felsökte nämligen hela konstruktionen.

Fattar inte detta.

Återigen beror det på "fel" gridsize och att du inte använt show rätt, eller inte hängt med på hur den fungerar. Du hade testat med show sa du, men inga av "pinnarna" lyser ju upp som de ska om du kopplat rätt.

Jag använde show på precis varenda ledning, såg inga problem annat än dom två på sista headern som jag rättade till, eventuellt studerade jag dock inte själva pinnarnas upplysning utan mest att rätt pinne var förbunden med rätt header.

Det finns däremot ett ganska enkelt sätt att lösa just detta utan att dra om några ledare, nu för att du ska lära dig så får du fundera lite själv så ska jag tala om sen om du inte kommer på det. Ett tips är flytta.

Din lurefax

Dom där VCC till vänster jag skrev om tidigare ska mycket riktigt anslutas på bara en sidan, den till vänster. Som sagt, idiotiskt ritat komponent. Här hade "pins"/ringarna kunnat hjälpt till.

Den är inte alls idiotisk, rätt klockren faktiskt för programmeringsutrustningen (JTAG) ska anslutas till sex ben (jag har med Port Enable på skoj, mest) MEN man kan inte på förhand veta vilka programmerings-ben CPLD/FPGA faktiskt har så då har jag placerat ut 6st till TP som man kan dra till respektive pinne på headers (via vanlig kopplingstråd), beroende på vilken krets som sitter på adaptern alltså ( jag har med andra ord förutsatt att t.ex en PQ208 CPLD och en PQ208 FPGA inte har samma programmeringspinnar).

MVH/Roger
PS
Mycket konstigt att ledningarna inte följde med för dig när dom gjorde det för mig.

God Jul (tyvärr funkade inte notifieringen så jag är sen med Jul-hälsningen)

[Spisblinkaren]

Fixade till schema filen så att allt hänger ihop. (Samma trick som Borre föreslog)

La ut komponenterna och funderade på hur ledningsdragningen ska se ut.

Men hur sjutton du ska få in detta på ett 2-lagers kort, samt få till bra jordplan/spännings försörjning övergår mitt förstånd (Har caddat en hel del i mitt liv).

Men lycka till. Finns det inte färdiga "labb-kort" att köpa istället, jo jag vet att du vill göra allt själv, men det viktiga är väll att du ska kunna använda XILINX:en.

Vill också önska Dig en riktigt God Jul.

God Jul på dig med (även om jag är sen pga att notifieringen inte fungerat).

MVH/Roger

[Borre]

Kolla väl filerna ändå då.. Ser du felet på bilderna? Jag har alltså flyttat de fyra IC1xx till höger ett snäpp och inga ledare följer med.

Har mina junctions förstört det då eller för innan jag placerade ut junctions flyttade jag alla moduler och då hängde ledningarna på benen, detta gäller faktiskt alla headers också för jag provade/felsökte nämligen hela konstruktionen.

Fattar inte detta.

Ingen aning, jag har bara kollat dina filer.

Dom där VCC till vänster jag skrev om tidigare ska mycket riktigt anslutas på bara en sidan, den till vänster. Som sagt, idiotiskt ritat komponent. Här hade "pins"/ringarna kunnat hjälpt till.

Den är inte alls idiotisk, rätt klockren faktiskt för...

Jag pratat alltså om hur komponenten är ritad, att det bara är raka pinnar vid VCC/GND och inget som visar vilken ände som är den rätt, jämfört med resten av pinnarnan som har en linje på ena sidan.

God jul själv..

[Spisblinkaren]

Okej, nu har jag justerat programmeringsdelen, upptäckte då att om man flyttade komponenterna utan att prick följde med så verkade det betyda att dom inte var riktigt förbundna, tips från coachen dvs du

Då la jag ihop ett och ett och provade att göra samma på bankerna, de första tre gick bra dvs move away+ move together fick snappfunktion hos alla junctions och efter test med flytt såg man tydligt att alla ledare satt där dom skulle.

Vid bank 2 slutade dock tricket abrupt att fungera, fattade ingenting annat än att jag återigen fick nytta av ett av dina tips, "låt bli att ändra grid" vilket också gav mig ide'n att försöka med vad du tidigare tipsat dvs ändra position till nåt jämt delbart, gjorde det men fick sen dubbel uppsättning prickar när jag flyttade ihop dom, för ena banken tog jag bort dom för andra och sista sket jag i det.

Det gäller fanimig att hålla tungan rätt i mun när man sysslar med Eagle på detta sättet, jag svor högt ett par gånger för ärligt talat, hur korkat är egentligen inte markeringsfunktionen? Tom ett så enkelt program som MS Paint har en bra markeringsfunktion (som man kan återanvända hur många gånger som helst utan att behöva välja den igen, obs) men Eagle fullkomligt suger på det! För varför ska man hela tiden behöva återaktivera markeringsverktyget när man ju håller på och markerar för det är det man valt

Jag höll på att förstöra schemat fullständigt pga detta, för det ställer stora krav på simultankapacitet som jag helt enkelt inte har.

Dock råkade jag upptäcka en superbra funktion, visste Ni att man kan markera med ögat i typ brd-filen varvid exakt den signalen finns markerad i sch-filen (och vice-versa)? Kanon!

Jag tror att jag nu lägger ner det här projektet, det finns Schmart-boards att köpa så vad fan är det jag håller på med?

Visst, min blir något mindre men en annan expert vid "namn" pstrand har redan talat om för mig att routingen blir omöjlig, jag tror dock inte det och det hade varit kul att försöka (eventuellt genom att ta bort programmeringsdelen, om nu det hjälper).

Blir ju så less när t.ex ben 142 (X6:2) inte blir routbart i brd oavsett hur noga jag kopplar in mig.

Nu råkade jag förresten se en annan bra grej med Eagle, jag gick in och movade IC1 för att återigen kolla kopplingen av pinne 142 (som följer med och därmed ser bra ut), gjorde sedan back för jag har precis sparat och ville återgå till den versionen, sen ville jag inte råka spara fler misstag så jag bara stängde sch, vad hände? Jo Eagle lät mig helt sonika stänga programmet dvs inte det sedvanliga tjafset från många program "Save changes?" när man ju inte gjort några changes

Jag förväntar mig inte nån mer hjälp när jag nu är så tyken samtidigt har jag dom PCB-underlagen jag behöver så jag skiter i vilket även om jag vore jätteglad om jag fick ordning på detta fast jag antar att lite mer vilja och lust i form av seriösa omledningsdragningar kan hjälpa men hur stor lust har jag till det i detta läget?

Vore dock roligt att veta vad jag gör för fel för med 142:an har jag provat från att ledningen nätt och jämt berör pinnen till olika stora överlapp (undvek att nyttja special-grid annat än i undantagsfall dvs junctions på prog.delen) och detta både med och utan junctions.

Jag ger således upp.

MVH/Roger

[pstrand]

Hej!, Snyggt konstverk. Expert, nää, men under 80-talet försörjde vi oss på att ta fram layouter till diverse företag. Detta med att ta fram snygga layouter är lite som konstnärskap. En snygg layout (genomtänkt med bra komponentplacering) fungerar oftast också bra.

Ser ganska jobbigt ut att få till på 2 lager, men (trägen vinner), du kanske klarar det, men jag skulle nog lägga det på is och köpa ett färdigt kort.

Men det kanske har varit ett bra sätt att lära sig Eagle bättre (eller hur), så se det inte som bortkastad tid.

[Spisblinkaren]

Hej!, Snyggt konstverk. Expert, nää, men under 80-talet försörjde vi oss på att ta fram layouter till diverse företag. Detta med att ta fram snygga layouter är lite som konstnärskap. En snygg layout (genomtänkt med bra komponentplacering) fungerar oftast också bra.

Ser ganska jobbigt ut att få till på 2 lager, men (trägen vinner), du kanske klarar det, men jag skulle nog lägga det på is och köpa ett färdigt kort.

Men det kanske har varit ett bra sätt att lära sig Eagle bättre (eller hur), så se det inte som bortkastad tid.

Hej!

Tack för kommentaren om snyggt konstverk

Jag är dock inte så mycket för snyggt när det gäller layouter, tycker mest det ska fungera men visst snygga layouter tenderar att fungera oftare och bättre samtidigt som snygga näraliggande parallella ledare är det sämsta man kan ha (maximal magnetisk koppling), virning är här överlägset.

Jag var nog lite irriterad och extra uppgiven igår, jag ska göra fler försök, bl.a råkade jag analysera fel ben

Benet ska vara nr 141 (och inte 142) för X6 längst till vänster har nummer 140

Slutligen har du rätt, jag har lärt mig en hel del av Eagle iom det här projektet men jag har en tendens att se misslyckanden starkare än det man faktiskt lyckas med, så tack för att du vänder på steken!

MVH/Roger

[Spisblinkaren]

Om man kikar på ovanstående bild fattar man snabbt hur mycket enklare min adapter är, den passar ju direkt i veroboard så att man bara behöver vira, vilket är en en mycket rolig men bortglömd konst idag.

Borre, vart är du?

Snälla förlåt mitt gnäll och hjälp mig

Bifogar källkod.

MVH/Roger

[pstrand]

Jo, vira prototyper mm har jag gjort på 80:talet

Nedan är en DS90 (Diab) som jag virade upp en gång i tiden. Tyvärr har den gått hädan för många år sedan (tyvärr) kan jag tycka idag.

[Spisblinkaren]

Vilka härliga bilder, tack!

Mycket snyggt virat var de också!

Vill du se ett skräckexempel på min CPU?

Som amatörmässig kontrast, menar jag.

MVH/Roger

[Borre]

Vore dock roligt att veta vad jag gör för fel för med 142:an har jag provat från att ledningen nätt och jämt berör pinnen till olika stora överlapp

Blir ju så less när t.ex ben 142 (X6:2) inte blir routbart i brd oavsett hur noga jag kopplar in mig.

Benet ska vara nr 141 (och inte 142) för X6 längst till vänster har nummer 140

Svaret på det finns redan tidigare i tråden:

Nu har jag bara kollat bilden, men åtminstone ett fel är att du på dom två i mitten till vänster (Vcc nånting) anslutit ledare på bägge sidor av pinnen, när bara en sida är rätt. Dåligt ritat komponent som inte visar vilken sida som ska anslutas.

Dom där VCC till vänster jag skrev om tidigare ska mycket riktigt anslutas på bara en sidan, den till vänster. Som sagt, idiotiskt ritat komponent. Här hade "pins"/ringarna kunnat hjälpt till.

roger_ef_9.png