Nu är jag ganska nöjd.
Tänkte ett tag att det vore bra om man kunde låta UNO generera signalerna istället/också men detta involverar dubbel-riktad buss och det är inte helt enkelt att implementera i en CPLD (jag har dock gjort det i samband med min CPU men det var inte lätt och krävde mycket hjälp från Xilinx forum).
Så jag kommer köra på med mina diskreta frekvenser som faktiskt är dubbelt så många jämfört med vad jag manuellt brukar använda per dekad.
Sen har jag bestämt mig för att UNO bara ska läsa minnet och föra över datat till SD så jag kan föra över dom till datorn.
Anledningen till att jag vill ha det såhär är att jag kommer bygga en ännu bättre CPU mha av en FPGA och i dess datorkonfiguration vill jag enbart kunna läsa RAM modell Floppy/ZIF.
Så nu har jag implementerat möjligheten att bara trycka på "Read" så läses godtyckligt 16-bitars RAM in till SD, för detta har jag implementerat att par skiftregister som nyttjar dom två sista pinnar hos UNO (R3) som inte allmänt erkänns men som jag fått lära mig av scheman från Borre finns att tillgå (MEGA-shielden nyttjar dom dock inte).
MVH/Roger
PS
Antal kretsar är nu: fyrdubbel OP (14P), Schmitt-inverterare (14P), DIL-kristall (14P), A/D (24P) och CPLD, kan gå att få plats på en MEGA-shield
Iom denna konstruktion finns det NOLL pinnar kvar hos UNO
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
