Sida 22 av 48

Re: Bygge av transistortestare

Postat: 30 maj 2018, 21:46:06
av Spisblinkaren
Nu har jag gjort klart min komponentnamnsmappning.

Tog en stund och ganska tråkigt att göra MEN nu har jag en paintfil där alla komponentnamn tydligt syns.

Ett litet problem nu är att schemat också är lite grötigt men det är inte lika illa som brd-filen så det ordnar sig nog.

Nästa steg blir att spänningssätta grejerna OCH har jag tur så har detta arbete varit i onödan MEN om nåt skiter sig så är detta bra att ha.

Jag brukar alltså utgå från att det skiter sig och jag tycker det är en bra inställning för hur skall man kunna reparera en pryl när Murphy varit framme om man inte har koll ens på komponentplaceringen?

MVH/Roger
PS
Jag älskar "Ögat", superbra funktion även om den faktiskt strulade för mig typ att det bara funkade ibland.

Re: Bygge av transistortestare

Postat: 31 maj 2018, 16:18:00
av Spisblinkaren
Oskar skrev:Precis så som du gjort i Paint skall man göra i sitt el CAD, det må vara Eagle eller vilket annat som helst. Snygga till och placera om komponentnamnet för varje komponent. Det är faktiskt en omöjlighet för CAD programmet att placera texterna i silkscreen så att det blir läsbart. Som standard är texten låst, man måste välja ett verktyg och därefter klicka på komponenten så att texten därefter går att flytta oberoende av komponenten. Tror verktyget heter "explode" :)
Tack för tipset!

Fast nu undrar jag mest hur jag skall kunna flytta texten i schemat för om jag inte kan se komponentnamnen där så är mitt arbete hittills meningslöst.

Men jag skall tacksamt leta efter funktionen "explode" :)

MVH/Roger
PS
Jag ser tydligt hur Eagle har grötat ihop även schemat, om du t.ex tittar på Q2 Q3 så ligger dom direkt fel i förhållande till "placeringen" och det enda sättet att fatta detta är att titta på typen (för ena trissan är NPN och andra trissan är PNP) man kan naturligtvis använda "ögat" för detta också men när man printat ut schemat... Dom enda riktiga problemen jag nu ser är hur flertalet TP har grötats ihop, diskreta komponenter ser jag annars inga problem med vad gäller schemat men TP måste jag göra nåt åt, frågan är hur? Jag tycker Eagle har arrangerat alla TP ganska bra ändå för det är inte så mycket space. Ser nu att jag kanske inte behöver göra nåt åt TP för även om det då blir lite chansartat så verkar dom vara närmast aktuell pinne om man säger fast visst hade det varit roligt att lära sig hur man flyttar komponentnummer :)

Re: Bygge av transistortestare

Postat: 31 maj 2018, 19:23:58
av Borre
Det är smash du ska använda, inte explode.

Re: Bygge av transistortestare

Postat: 31 maj 2018, 19:34:06
av Spisblinkaren
Tack, då är bara frågan hur man hittar det verktyget men kanske man kan hovra över knapparna?

MVH/Roger

Re: Bygge av transistortestare

Postat: 31 maj 2018, 19:35:17
av Borre
Ja.. Eller skriv i kommandoraden.

Re: Bygge av transistortestare

Postat: 31 maj 2018, 20:57:39
av swesysmgr
rogerk8 skrev:Tack, då är bara frågan hur man hittar det verktyget men kanske man kan hovra över knapparna?
Eagle smash.png
Texten med komponentnamnet tror jag kan hamna olika beroende av om man roterat eller spegelvänt komponenten.

Re: Bygge av transistortestare

Postat: 3 juni 2018, 00:15:20
av Spisblinkaren
Jag har nu konfigurerat upp min KTT så att den kan testa NPN, sen har jag monterat en småsignals-NPN (BC546B) som DUT.

Eftersom systemet är ganska flexibelt vad beträffar tarnsistortyper så har jag i detta teststadium varit tvungen att dra flertalet tåtar på enklast sätt, jag kan ju liksom inte ha spänningssvep av BJT-basar så jag måste manuellt koppla om så att jag får det jag vill ha.

Nu saknar enheten Ur (linjär trappstegsramp för Uc/Ug) och Us (stegformad trappstegsramp för Ib/Ug), dessa fås från KTI, Transistor tester Interface.

Nu är min förhoppning att jag i morgon faktiskt kan lyckas få upp en NPN-plot på skåpet ty allt verkar konfigurerat.

Extra sugigt är dock att jag precis kommit på att OP ingalunda kan leverera 18V ut när insignalen är 18V, utsignalen kommer mer sannolikt bli runt 16V vilket gör min transistortestare ännu mera patetisk :D

MVH/Roger

Re: Bygge av transistortestare

Postat: 3 juni 2018, 20:33:08
av Spisblinkaren
Jag upptäcker nu ett fel, även denna gången är det inte Kinesens fel och inte ens Eagle's fel utan det är mitt fel.

Jag har nämligen misslyckats routa ordentligt, knepigt dock att Eagle släpper sådana kort.

Titta på X1:2 och se att den centimetern in till Vss inte är routad (syns bara en tunn guldfärgad tråd).

Detta får till följd att OP27 inte får nån negativ matning.

MVH/Roger
PS
Jag har tagit flertalet kort för att försöka visa detta men min kära Nikon är inte så bra i macro-mod.

Re: Bygge av transistortestare

Postat: 3 juni 2018, 22:07:30
av Spisblinkaren
Jag har stött på fler problem, denna gången begriper jag dock dom inte.

Jag manipulerar t.ex Us genom att addera bias till denna trappstegsformade steg-signal, detta är inte så svårt om man nyttjar OP i inverterad mod ty det är då bara att hänga på ett motstånd till och summera.

Jag summerar alltså en viss DC in i en ren inverterare (förstärkning: -1) ut förväntar man sig då en inverterad signal minus DC MEN det får inte jag, jag får en utsignal som ser ut som insignalen men är pytteliten dvs typ 20mVpp när inkommande signal är 5Vpp, dessutom ser jag precis att signalen inte ens inverteras.

Det finns ingen belastning av framförallt första inverteraren/summatorn ty den driver en till summator, matning stämmer och alla minus-ingångar är jordade ÄNDÅ har jag problem här, fattar ingenting.

Hur kan en 1:1-inverterare dämpa signalen så kraftigt?

Vad är det jag missar?

Observera att jag naturligtvis provat att byta OP utan framgång.

MVH/Roger

Re: Bygge av transistortestare

Postat: 3 juni 2018, 22:17:29
av Oskar
Du har sprungit på en anledning till att man alltid bör köra en "design rule check", eller "DRC", innan man genererar produktionsunderlag. Det är mer regel än undantag att man gör sådana missar som du upptäckt. Den typen av felkontroll som du tycker "Eagle har missat" är i själva verket en separat del av arbetsflödet och något man själv måste initiera. Det skulle vara ganska irriterande om Eagle höll på och klagade på oroutade nät hela tiden under det att man jobbar med kortet. Med tanke på den mängd olika krav som kan finnas på mönsterkort så finns ett system i Eagle att spara och köra olika "regler" i filer. Det är ofta olika krav beroende på tillverkare, så då har man separata DRC filer för varje leverantör. En DRC är en naturlig del av arbetsflödet

Jag brukar ofta använda iteadstudios DRC fil då det är en bra utgångspunkt för ett "hobbyistkort".
ITead_rule.zip
Här hittar du DRC
eagle_drc_1.png
Så här ser menyn man får upp när man klickar på DRC knappen ut, spara dina DRC filer nånstans och ladda vi denna meny. Tryck sedan på "check".
eagle_drc_2.png
Exempel på fel som man kan få
eagle_drc_3.png
Det gäller att läsa på vad felen innebär och om det är ett problem för den tillverkare man valt eller inte.

Låt DRC bli ett naturligt nästa steg i din el-CAD bana, lägg tid på att lära dig det och du kommer att hitta och undvika otaliga liknande missar = spara mycket jobb!

Re: Bygge av transistortestare

Postat: 4 juni 2018, 00:10:16
av Borre
Fast DRC säger inget om oroutade/airwires, om inget ändrats i nyare versioner.
Det är ratsnest som visar airwires och den ska man ta för vana att köra hela tiden när man ändrar och flyttar om saker.

Re: Bygge av transistortestare

Postat: 4 juni 2018, 06:34:20
av Oskar
Jaså? Det tänkte jag inte på att kolla, nu när du säger det tror aldrig att jag sett en DRC error eller varning för unrouted net i Eagle.
Tycker ändå att DRC är en bra grej att göra för att fånga misstag man gör.
Om trace, vior eller pads kommer för nära varandra får man i alla fall DRC fel.

Re: Bygge av transistortestare

Postat: 4 juni 2018, 17:22:26
av Spisblinkaren
Jag tycker faktiskt inte det finns nån som helst ursäkt för att ett avancerat CAD-system skall kunna släppa oroutade kort till Gerber, det borde vara barnsligt enkelt att fånga upp och varna för och dessutom borde man inte behöva vara hacker för att sånt skall fås med, det borde vara självklart.

Så den här biten tycker jag faktiskt Eagle sköter dåligt.

Å andra sidan är detta faktiskt ingen katastrof, det är redan patchat och fixat :)

MVH/Roger
PS
Jag klassar mig som datadyslektiker så jag förstår inte direktiven med DRC, jag förstår att det står för "Design Rule Check" men där upphör min förståelse (samtidigt som jag vet med mig att jag tryckt på knappen flertalet gånger). Sen har Ni sagt att JAG skall se till så att inte komponentnamnen hamnar hur som helst, detta borde heller inte var så svår uppgift för en skicklig programmerare (tänker mest på komponentnamn som hamnar på varandra) för lite programmeringsteknik kan tom jag :)

Re: Bygge av transistortestare

Postat: 4 juni 2018, 17:34:28
av swesysmgr
Borre skrev:Fast DRC säger inget om oroutade/airwires, om inget ändrats i nyare versioner.
Det är ratsnest som visar airwires och den ska man ta för vana att köra hela tiden när man ändrar och flyttar om saker.
Jo den säger till om ej routade airwires i nyare versioner. Tror det är standard för jag hittade ingen inställning om det.
DRC airwire.PNG
Eagle version 8.7, har för mig det fanns i 7 också men kan ha fel.

Re: Bygge av transistortestare

Postat: 4 juni 2018, 18:05:18
av Borre
Ja då har det ändrats.

Men det spelar inte så stor roll, använder man ratsnest hela tiden ser man alltid i statustaden hur många airwires det är kvar, och det har jag förklarat för rogerk tidigare.