Hej,
Jag har några frågor nu när jag börjat komma en bit med skolan. Man kan fråga läraren direkt via "itslearning" men jag tänkte att det kanske bra om fler kan ta del av misstagen också samt slippa stångas med Quartus i flera timmar över skit-saker som borde vara enkla att ställa in.
1. Quartus
Är det någon som vet hur jag ställer in så att jag bara simulerar tex 20ns varje jag startar upp Modelsim från Quartus via:
"Run Simulation Tool / RTL Simulation" ----> Modelsim Startar
Som det är nu startar Modelsim alltid med 100ps förvalt och kör kontinuerligt så man behöver stoppa den manuellt.
Jag skulle vilja köra så att varje gång jag väljer "RTL Simulation" så körs programmet i tex 20ns och sedan stannar (typ som ett wait-statement)
Jag har provat att skriva tex 1us i .do-filen men det biter inte. Det funkade en gång så det känns som det är något som skriver en förvald inställning till den filen.
2. Quartus (i-landsproblem)
Är det någon som vet hur man kan editera ett programs (Quartus i detta fall, Modelsim har ganska många inställningar för det) färger till dark-mode. Det spelar ingen roll om det är bökigt jag får ont i huvudet som det är nu. Jag har gjort så att text-editorn är mörk men jag skulle vilja ändra bakgrunden på resten av fönstren till svart. Det måste finnas någon .ini-fil någonstans.
3. Modelsim
Är det någon som vet varför bilderna jag försöker exportera ("File / Exoprt / Image") blir förvrängda?
FPGA tråden - VHDL (Intel / Altera Quartus)
FPGA tråden - VHDL (Intel / Altera Quartus)
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Re: FPGA tråden - VHDL (Intel / Altera Quartus)
Svaret på fråga ett var givetvis mitt framför ögonen på mig.
Du har inte behörighet att öppna de filer som bifogats till detta inlägg.
Re: FPGA tråden - VHDL (Intel / Altera Quartus)
Jag hade inte kollat igenom hela modelsim.ini filen. (rtfm)
På rad 209 (i mitt fall) kan man ändra hur simuleringen startar.
Den är skrivskyddad och det är nog det som har gjort att jag inte kunnat spara inställningarna på rätt sätt.
Jag gissar att den bör vara det när man växlar mellan olika projekt för att inte trassla till det så man ska nog vara försiktig med att ändra allt för gladhjärtat i den.
På rad 209 (i mitt fall) kan man ändra hur simuleringen startar.
Den är skrivskyddad och det är nog det som har gjort att jag inte kunnat spara inställningarna på rätt sätt.
Jag gissar att den bör vara det när man växlar mellan olika projekt för att inte trassla till det så man ska nog vara försiktig med att ändra allt för gladhjärtat i den.
-
- Inlägg: 742
- Blev medlem: 27 maj 2011, 20:27:12
- Ort: Älvsjö
- Kontakt:
Re: FPGA tråden - VHDL (Intel / Altera Quartus)
Jag har provat både Xilinx och Intels verktyg och gjort lite småsaker, men ännu inte slutfört projekten helt och hållet. Simuleringen såg bra ut i alla fall.
Men av en slump hittade jag edaplayground.com. Ett online verktyg där man kan leka runt i VHDL och Verilog. Väldigt lättanvänt i mitt tycke. Dessutom fanns de andra projekt att kolla på om man undrade hur man skulle göra.
Jag fnulade ihop ett projekt där för att simulera en existerande konstruktion byggd med TTL-kretsar. Än så länge har jag bara kommit en bit, men jag kan redan se att simuleringen gör samma sak som den verkliga hårdvaran vilket är trevligt. Jag gjorde modeller av ingående TTL-kretsar med tillhörande testbenches för att verifiera dem mot databladen och kopplade sedan ihop allt i enlighet med schemat. På slutet kunde jag i den trevliga waveform viewern se att allt såg rätt ut!
Simulering av Alfaskop 3550 CPU
Github
Men av en slump hittade jag edaplayground.com. Ett online verktyg där man kan leka runt i VHDL och Verilog. Väldigt lättanvänt i mitt tycke. Dessutom fanns de andra projekt att kolla på om man undrade hur man skulle göra.
Jag fnulade ihop ett projekt där för att simulera en existerande konstruktion byggd med TTL-kretsar. Än så länge har jag bara kommit en bit, men jag kan redan se att simuleringen gör samma sak som den verkliga hårdvaran vilket är trevligt. Jag gjorde modeller av ingående TTL-kretsar med tillhörande testbenches för att verifiera dem mot databladen och kopplade sedan ihop allt i enlighet med schemat. På slutet kunde jag i den trevliga waveform viewern se att allt såg rätt ut!
Simulering av Alfaskop 3550 CPU
Github